參數(shù)資料
型號： XC5VSX95T-2FFG1136I
廠商： Xilinx Inc
文件頁數(shù)： 48/91頁
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-5 95K 1136FBGA
產(chǎn)品變化通告： Step Intro and Pkg Change 11/March/2008
標準包裝： 1
系列： Virtex®-5 SXT
LAB/CLB數(shù)： 7360
邏輯元件/單元數(shù)： 94208
RAM 位總計： 8994816
輸入/輸出數(shù)： 640
電源電壓： 0.95 V ~ 1.05 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 1136-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 1136-FCBGA
配用： 568-5088-ND - BOARD DEMO DAC1408D750
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
52
BPI Master Flash Mode Programming Switching
TBPICCO(4)
ADDR[25:0], RS[1:0], FCS_B, FOE_B,
FWE_B outputs valid after CCLK rising edge
10
ns
TBPIDCC/TBPICCD
Setup/Hold on D[15:0] data input pins
3.0
0.5
3.0
0.5
3.0
0.5
ns
TINITADDR
Minimum period of initial ADDR[25:0] address
cycles
3.0
CCLK cycles
SPI Master Flash Mode Programming Switching
TSPIDCC/TSPIDCCD
DIN Setup/Hold before/after the rising CCLK
edge
4.0
0.0
4.0
0.0
4.0
0.0
ns
TSPICCM
MOSI clock to out
10
ns
TSPICCFC
FCS_B clock to out
10
ns
TFSINIT/TFSINITH
FS[2:0] to INIT_B rising edge Setup and Hold
2
s
CCLK Output (Master Modes)
TMCCKL
Master CCLK clock minimum Low time
3.0
ns, Min
TMCCKH
Master CCLK clock minimum High time
3.0
ns, Min
CCLK Input (Slave Modes)
TSCCKL
Slave CCLK clock minimum Low time
2.0
ns, Min
TSCCKH
Slave CCLK clock minimum High time
2.0
ns, Min
Dynamic Reconfiguration Port (DRP) for DCM and PLL Before and After DCLK
FDCK
Maximum frequency for DCLK
500
450
400
MHz
TDMCCK_DADDR/TDMCKC_DADDR
DADDR Setup/Hold
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCCK_DI/TDMCKC_DI
DI Setup/Hold
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCCK_DEN/TDMCKC_DEN
DEN Setup/Hold time
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCCK_DWE/TDMCKC_DWE
DWE Setup/Hold time
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCKO_DO
CLK to out of DO(3)
1.0
1.12
1.3
ns
TDMCKO_DRDY
CLK to out of DRDY
1.0
1.12
1.3
ns
Notes:
1.
Maximum frequency and setup/hold timing parameters are for 3.3V and 2.5V configuration voltages.
2.
To support longer delays in configuration, use the design solutions described in UG190: Virtex-5 FPGA User Guide.
3.
DO will hold until next DRP operation.
4.
Only during configuration, the last edge is determined by a weak pull-up/pull-down resistor in the I/O.
Table 70: Configuration Switching Characteristics (Cont’d)
Symbol
Description
Speed Grade
Units
-3
-2
-1
相關(guān)PDF資料
PDF描述
XC5VSX95T-2FF1136I IC FPGA VIRTEX-5 95K 1136FBGA
XC5VTX150T-2FFG1759C IC FPGA VIRTEX5TXT 150K 1759FBGA
XC5VTX150T-2FF1759C IC FPGA VIRTEX5TXT 150K 1759FBGA
AYM36DTAT-S664 CONN EDGECARD 72POS R/A .156 SLD
XC6VHX380T-1FFG1155C IC FPGA VIRTEX 1156FCBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC5VSX95T-3FFG1136C 制造商:Xilinx 功能描述:
XC5VSX95T-3FFG1136CS1 制造商:Xilinx 功能描述:
XC5VTX150T 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-5 Family Overview
XC5VTX150T-1FF1156C 功能描述:IC FPGA VIRTEX5TXT 150K 1156FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-5 TXT 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC5VTX150T-1FF1156I 功能描述:IC FPGA VIRTEX5TXT 150K 1156FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-5 TXT 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*