- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄225573 > XC7K420T-2FFG1156C (XILINX INC) FPGA, PBGA1156 PDF資料下載
參數(shù)資料
| 型號(hào)： | XC7K420T-2FFG1156C |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | FPGA, PBGA1156 |
| 封裝： | LEAD FREE, FBGA-1156 |
| 文件頁數(shù)： | 38/50頁 |
| 文件大?。?/td> | 1218K |
| 代理商： | XC7K420T-2FFG1156C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
Kintex-7 FPGAs Data Sheet: DC and Switching Characteristics
DS182 (v1.1) April 1, 2011
Advance Product Specification
43
PLL Switching Characteristics
Table 46: PLL Specification
Symbol
Description
Speed Grade
Units
-3
-2
-1
-1L
FINMAX
Maximum Input Clock Frequency
1066
933
800
MHz
FINMIN
Minimum Input Clock Frequency
19
MHz
FINJITTER
Maximum Input Clock Period Jitter
< 20% of clock input period or 1 ns Max
FINDUTY
Allowable Input Duty Cycle: 19—49 MHz
25
%
Allowable Input Duty Cycle: 50—199 MHz
30
%
Allowable Input Duty Cycle: 200—399 MHz
35
%
Allowable Input Duty Cycle: 400—499 MHz
40
%
Allowable Input Duty Cycle: >500 MHz
45
%
FVCOMIN
Minimum PLL VCO Frequency
800
MHz
FVCOMAX
Maximum PLL VCO Frequency
2133
1866
1600
MHz
FBANDWIDTH
Low PLL Bandwidth at Typical(1)
1.00
MHz
High PLL Bandwidth at Typical(1)
4.00
MHz
TSTATPHAOFFSET
Static Phase Offset of the PLL Outputs(2)
0.12
ns
TOUTJITTER
PLL Output Jitter(3)
Note 1
TOUTDUTY
PLL Output Clock Duty Cycle Precision(4)
0.15
0.20
ns
TLOCKMAX
PLL Maximum Lock Time
100
s
FOUTMAX
PLL Maximum Output Frequency
1066
933
800
MHz
FOUTMIN
PLL Minimum Output Frequency(5)(6)
6.25
MHz
TEXTFDVAR
External Clock Feedback Variation
< 20% of clock input period or 1 ns Max
RSTMINPULSE
Minimum Reset Pulse Width
5.00
ns
FPFDMAX
Maximum Frequency at the Phase Frequency
Detector with Bandwidth Set to High or Optimized
550
500
450
MHz
Maximum Frequency at the Phase Frequency
Detector with Bandwidth Set to Low
550
500
450
MHz
FPFDMIN
Minimum Frequency at the Phase Frequency
Detector
19
MHz
TFBDELAY
Maximum Delay in the Feedback Path
3 ns Max or one CLKIN cycle
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC7K420T-2FFG1156E | FPGA, PBGA1156 |
| XC7K420T-2FFG1156I | FPGA, PBGA1156 |
| XC7K420T-2FFG901C | FPGA, PBGA900 |
| XC7K420T-2FFG901E | FPGA, PBGA900 |
| XC7K420T-2FFG901I | FPGA, PBGA900 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC7K420T-2FFG1156I | 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 1156FBGA |
| XC7K420T-2FFG901C | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 380 I/O 901FCBGA |
| XC7K420T-2FFG901I | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 901FBGA |
| XC7K420T-3FF1156E | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 1156FBGA 制造商:Xilinx 功能描述:IC FPGA 400 I/O 1156FCBGA |
| XC7K420T-3FF901E | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 901FBGA 制造商:Xilinx 功能描述:IC FPGA 380 I/O 901FCBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。