- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄225573 > XC7K420T-2FFG1156I (XILINX INC) FPGA, PBGA1156 PDF資料下載
參數(shù)資料
| 型號： | XC7K420T-2FFG1156I |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | FPGA, PBGA1156 |
| 封裝： | LEAD FREE, FBGA-1156 |
| 文件頁數(shù)： | 27/50頁 |
| 文件大小： | 1218K |
| 代理商： | XC7K420T-2FFG1156I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
Kintex-7 FPGAs Data Sheet: DC and Switching Characteristics
DS182 (v1.1) April 1, 2011
Advance Product Specification
33
CLB Shift Register Switching Characteristics (SLICEM Only)
Block RAM and FIFO Switching Characteristics
Table 37: CLB Shift Register Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
-1L
Sequential Delays
TREG
Clock to A – D outputs
1.18
1.39
1.69
ns, Max
TREG_MUX
Clock to AMUX – DMUX output
1.45
1.68
2.04
ns, Max
TREG_M31
Clock to DMUX output via M31 output
1.16
1.36
1.66
ns, Max
Setup and Hold Times Before/After Clock CLK
TWS_SHFREG/
TWH_SHFREG
WE input
0.04/
0.03
0.06/
0.03
0.08/
0.03
ns, Min
TCECK_SHFREG/
TCKCE_SHFREG
CE input to CLK
0.05/
0.02
0.07/
0.02
0.09/
0.02
ns, Min
TDS_SHFREG/
TDH_SHFREG
A – D inputs to CLK
0.66/
0.21
0.78/
0.24
0.97/
0.28
ns, Min
Clock CLK
TMPW_SHFREG
Minimum pulse width
0.66
0.77
0.93
ns, Min
Notes:
1.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values cannot be guaranteed “best-case”, but if a “0” is
listed, there is no positive hold time.
Table 38: Block RAM and FIFO Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
-1L
Block RAM and FIFO Clock-to-Out Delays
TRCKO_DO and
TRCKO_DO_REG(1)
Clock CLK to DOUT output (without output
1.83
2.03
2.34
ns, Max
Clock CLK to DOUT output (with output
0.56
0.62
0.71
ns, Max
TRCKO_DO_ECC and
TRCKO_DO_ECC_REG
Clock CLK to DOUT output with ECC
(without output register)(2)(3)
2.38
2.74
3.27
ns, Max
Clock CLK to DOUT output with ECC (with
output register)(4)(5)
0.58
0.65
0.76
ns, Max
TRCKO_DO_CASCOUT and
TRCKO_DO_CASCOUT_REG
Clock CLK to DOUT output with Cascade
(without output register)(2)
2.18
2.46
2.88
ns, Max
Clock CLK to DOUT output with Cascade
(with output register)(4)
1.01
1.12
1.29
ns, Max
TRCKO_FLAGS
Clock CLK to FIFO flags outputs(6)
0.69
0.75
0.84
ns, Max
TRCKO_POINTERS
Clock CLK to FIFO pointers outputs(7)
0.79
0.86
0.97
ns, Max
TRCKO_PARITY_ECC
Clock CLK to ECCPARITY in ECC encode
only mode
0.66
0.72
0.81
ns, Max
TRCKO_SDBIT_ECC and
TRCKO_SDBIT_ECC_REG
Clock CLK to BITERR (without output
register)
2.20
2.53
3.03
ns, Max
Clock CLK to BITERR (with output
register)
0.54
0.60
0.70
ns, Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC7K420T-2FFG901C | FPGA, PBGA900 |
| XC7K420T-2FFG901E | FPGA, PBGA900 |
| XC7K420T-2FFG901I | FPGA, PBGA900 |
| XC7K420T-3FFG1156C | FPGA, PBGA1156 |
| XC7K420T-3FFG1156E | FPGA, PBGA1156 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC7K420T-2FFG901C | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 380 I/O 901FCBGA |
| XC7K420T-2FFG901I | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 901FBGA |
| XC7K420T-3FF1156E | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 1156FBGA 制造商:Xilinx 功能描述:IC FPGA 400 I/O 1156FCBGA |
| XC7K420T-3FF901E | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 901FBGA 制造商:Xilinx 功能描述:IC FPGA 380 I/O 901FCBGA |
| XC7K420T-3FFG1156E | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 1156FBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。