- 您現在的位置：買賣IC網 > PDF目錄19665 > XCR3384XL-12FG324C (Xilinx Inc)IC CPLD 3.3V ZERO PWR 324-FBGA PDF資料下載
參數資料
| 型號： | XCR3384XL-12FG324C |
| 廠商： | Xilinx Inc |
| 文件頁數： | 12/12頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD 3.3V ZERO PWR 324-FBGA |
| 標準包裝： | 60 |
| 系列： | CoolRunner XPLA3 |
| 可編程類型： | 系統內可編程（最少 1K 次編程/擦除循環(huán)） |
| 最大延遲時間 tpd(1)： | 10.8ns |
| 電壓電源 - 內部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數目： | 24 |
| 宏單元數： | 384 |
| 門數： | 9000 |
| 輸入/輸出數： | 220 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 324-BBGA |
| 供應商設備封裝： | 324-FBGA（23x23） |
| 包裝： | 托盤 |
| 其它名稱： | XCR3384XL12FG324C |
CoolRunner XPLA3 CPLD
DS012 (v2.5) May 26, 2009
Product Specification
R
JTAG and ISP Interfacing
A number of industry-established methods exist for
JTAG/ISP interfacing with CPLDs and other integrated cir-
cuits. The CoolRunner XPLA3 family supports the following
methods:
Xilinx HW 130
PC Parallel Port
Workstation or PC Serial Port
Embedded Processor
Automated Test Equipment
Third Party Programmers
Xilinx ISP Programming Tools
Table 6: Low-level ISP Commands
Instruction
(Register Used)
Instruction
Code
Description
Enable
(ISP Shift Register)
01001
Enables the Erase, Program, and Verify commands. Using the Enable instruction
before the Erase, Program, and Verify instructions allows the user to specify the
outputs of the device using the JTAG Boundary-Scan Sample/Preload command.
Erase
(ISP Shift Register)
01010
Erases the entire EEPROM array. User can define the outputs during this
operation by using the JTAG Sample/Preload command.
Program
(ISP Shift Register)
01011
Programs the data in the ISP Shift Register into the addressed EEPROM row. The
outputs can be defined by using the JTAG Sample/Preload command.
Disable
(ISP Shift Register)
10000
Allows the user to leave ISP mode. It selects the ISP register to be directly
connected between TDO and TDI.
Verify
(ISP Shift Register)
01100
Transfers the data from the addressed row to the ISP Shift Register. The data can
then be shifted out and compared with the JEDEC file. The user can define the
outputs during this operation.
相關PDF資料 |
PDF描述 |
|---|---|
| PQ1R38 | IC REG LDO 3.8V .15A SOT-23L |
| XCR3384XL-10PQ208C | IC CPLD 3.3V ZERO PWR 208-PQFP |
| TNY264G | IC OFFLINE SWIT OTP OCP HV 8SMD |
| XCR3384XL-12FT256C | IC CPLD 3.3V ZERO PWR 256-BGA |
| MAX6698EE38+T | IC TEMP MONITOR I2C 7CH 16QSOP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XCR3384XL-12FG324I | 功能描述:IC CPLD 3.3V ZERO PWR 324-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner XPLA3 標準包裝:40 系列:ispMACH® 4000C 可編程類型:系統內可編程 最大延遲時間 tpd(1):5.0ns 電壓電源 - 內部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數目:32 宏單元數:512 門數:- 輸入/輸出數:128 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:176-LQFP 供應商設備封裝:176-TQFP（24x24） 包裝:托盤 |
| XCR3384XL-12FGG324C | 制造商:Xilinx 功能描述:CPLD COOLRUNNER XPLA3 9K GATES 384 MCRCLLS 100MHZ 0.35UM 3.3 - Trays |
| XCR3384XL-12FGG324I | 制造商:Xilinx 功能描述:CPLD COOLRUNNER XPLA3 9K GATES 384 MCRCLLS 100MHZ 0.35UM 3.3 - Trays |
| XCR3384XL-12FT256C | 功能描述:IC CPLD 3.3V ZERO PWR 256-BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner XPLA3 標準包裝:40 系列:ispMACH® 4000C 可編程類型:系統內可編程 最大延遲時間 tpd(1):5.0ns 電壓電源 - 內部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數目:32 宏單元數:512 門數:- 輸入/輸出數:128 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:176-LQFP 供應商設備封裝:176-TQFP（24x24） 包裝:托盤 |
| XCR3384XL-12FT256I | 功能描述:IC CPLD 3.3V ZERO PWR 256-BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner XPLA3 標準包裝:40 系列:ispMACH® 4000C 可編程類型:系統內可編程 最大延遲時間 tpd(1):5.0ns 電壓電源 - 內部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數目:32 宏單元數:512 門數:- 輸入/輸出數:128 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:176-LQFP 供應商設備封裝:176-TQFP（24x24） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。