- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄225573 > XCV200-6FGG456I (XILINX INC) FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA456 PDF資料下載
參數(shù)資料
| 型號(hào)： | XCV200-6FGG456I |
| 廠商： | XILINX INC |
| 元件分類(lèi)： | FPGA |
| 英文描述： | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA456 |
| 封裝： | FBGA-456 |
| 文件頁(yè)數(shù)： | 8/24頁(yè) |
| 文件大?。?/td> | 167K |
| 代理商： | XCV200-6FGG456I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)當(dāng)前第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)
Virtex 2.5 V Field Programmable Gate Arrays
R
Module 3 of 4
DS003-3 (v3.2) September 10, 2002
16
1-800-255-7778
Production Product Specification
Block RAM Switching Characteristics
TBUF Switching Characteristics
JTAG Test Access Port Switching Characteristics
Description
Symbol
Speed Grade
Units
Min
-6-5-4
Sequential Delays
Clock CLK to DOUT output
TBCKO
1.7
3.4
3.8
4.3
ns, max
Setup and Hold Times before/after Clock CLK(1)
Setup Time / Hold Time
ADDR inputs
TBACK/TBCKA
0.6 / 0
1.2 / 0
1.3 / 0
1.5 / 0
ns, min
DIN inputs
TBDCK/TBCKD
0.6 / 0
1.2 / 0
1.3 / 0
1.5 / 0
ns, min
EN input
TBECK/TBCKE
1.3 / 0
2.6 / 0
3.0 / 0
3.4 / 0
ns, min
RST input
TBRCK/TBCKR
1.3 / 0
2.5 / 0
2.7 / 0
3.2 / 0
ns, min
WEN input
TBWCK/TBCKW
1.2 / 0
2.3 / 0
2.6 / 0
3.0 / 0
ns, min
Clock CLK
Minimum Pulse Width, High
TBPWH
0.8
1.5
1.7
2.0
ns, min
Minimum Pulse Width, Low
TBPWL
0.8
1.5
1.7
2.0
ns, min
CLKA -> CLKB setup time for different ports
TBCCS
3.0
3.5
4.0
ns, min
Notes:
1.
A Zero "0" Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed "best-case", but
if a "0" is listed, there is no positive hold time.
Description
Symbol
Speed Grade
Units
Min
-6
-5
-4
Combinatorial Delays
IN input to OUT output
TIO
0
000
ns, max
TRI input to OUT output high-impedance
TOFF
0.05
0.09
0.10
0.11
ns, max
TRI input to valid data on OUT output
TON
0.05
0.09
0.10
0.11
ns, max
Description
Symbol
Speed Grade
Units
-6
-5
-4
TMS and TDI Setup times before TCK
TTAPTCK
4.0
ns, min
TMS and TDI Hold times after TCK
TTCKTAP
2.0
ns, min
Output delay from clock TCK to output TDO
TTCKTDO
11.0
ns, max
Maximum TCK clock frequency
FTCK
33
MHz, max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCV200-6PQG240I | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PQFP240 |
| XCV200-6BGG256I | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA256 |
| XCV200-6BGG352I | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA352 |
| XD010-04S-D4FY | 350 MHz - 600 MHz RF/MICROWAVE WIDE BAND HIGH POWER AMPLIFIER |
| XF2B-2145-31A | 21 CONTACT(S), FEMALE, STRAIGHT FFC/FPC CONNECTOR, SOLDER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV200-6PQ240C | 功能描述:IC FPGA 2.5V C-TEMP 240-PQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex® 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱(chēng):122-1789 |
| XCV200-6PQ240I | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Field Programmable Gate Arrays |
| XCV200-6PQG240C | 制造商:Xilinx 功能描述:FPGA VIRTEX 236.666K GATES 5292 CELLS 333MHZ 0.22UM 2.5V 240 - Trays |
| XCV200E | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Field Programmable Gate Arrays |
| XCV200E-6BG240C | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。