- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4242 > XCV200E-6PQ240I (Xilinx Inc)IC FPGA 1.8V I-TEMP 240-PQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | XCV200E-6PQ240I |
| 廠商： | Xilinx Inc |
| 文件頁(yè)數(shù)： | 14/233頁(yè) |
| 文件大小： | 0K |
| 描述： | IC FPGA 1.8V I-TEMP 240-PQFP |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | Virtex®-E |
| LAB/CLB數(shù)： | 1176 |
| 邏輯元件/單元數(shù)： | 5292 |
| RAM 位總計(jì)： | 114688 |
| 輸入/輸出數(shù)： | 158 |
| 門數(shù)： | 306393 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 240-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 240-PQFP（32x32） |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
24
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
BG432 Ball Grid Array Packages
XCV300E, XCV400E, and XCV600E devices in BG432 Ball
Grid Array packages have footprint compatibility. Pins
labeled I0_VREF can be used as either in all parts unless
device-dependent as indicated in the footnotes. If the pin is
not used as VREF, it can be used as general I/O. Immedi-
information.
55
5
AC13
AD14
√
GCLK LVDS 1/0
56
5
AD15
AC15
√
VREF_5
57
5
AE16
AE17
√
-
58
5
AC16
AF18
2
-
59
5
AD17
AC17
√
-
60
5
AD18
AC18
√
VREF_5
61
5
AF20
AE20
1
-
62
5
AE21
AD20
√
VREF_5
63
AF23
AE22
√
-
64
5
AC21
AE23
√
VREF_5
65
6
AD25
AC24
√
-
66
6
AC26
AD26
√
VREF_6
67
6
AB25
AA24
√
-
68
6
Y24
AA25
√
VREF_6
69
6
W24
V23
2
-
70
6
U23
Y26
√
VREF_6
71
6
U24
V25
√
-
72
6
U25
T23
1
-
73
6
T26
T25
√
-
74
6
R25
R24
√
VREF_6
75
6
P24
R26
2
-
76
7
N24
N25
√
-
77
7
M24
M25
2
-
78
7
L26
M23
√
VREF_7
79
7
L24
K25
√
-
80
7
J25
J26
1
-
81
7
H25
K23
√
-
82
7
G26
J23
√
VREF_7
83
7
H24
G25
1
-
84
7
D26
G24
√
VREF_7
85
7
F24
E25
√
-
86
7
E24
D25
√
VREF_7
Notes:
1.
AO in the XCV100E.
2.
AO in the XCV200E.
Table 11: BG352 Differential Pin Pair Summary
XCV100E, XCV200E, XCV300E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
Table 12: BG432 — XCV300E, XCV400E, XCV600E
Bank
Pin Description
Pin #
0GCK3
D17
0IO
A22
0IO
A26
0IO
B20
0IO
C23
0IO
C28
0IO_L0N_Y
B29
0IO_L0P_Y
D27
0
IO_L1N_YY
B28
0
IO_L1P_YY
C27
0
IO_VREF_L2N_YY
D26
0
IO_L2P_YY
A28
0IO_L3N_Y
B27
0IO_L3P_Y
C26
0
IO_L4N_YY
D25
0
IO_L4P_YY
A27
0
IO_VREF_L5N_YY
D24
0
IO_L5P_YY
C25
0IO_L6N_Y
B25
0IO_L6P_Y
D23
0
IO_VREF_L7N_Y
C241
0
IO_L7P_Y
B24
0
IO_VREF_L8N_YY
D22
0
IO_L8P_YY
A24
0
IO_L9N_YY
C22
0
IO_L9P_YY
B22
0
IO_L10N_YY
C21
0
IO_L10P_YY
D20
0
IO_L11N_YY
B21
0
IO_L11P_YY
C20
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 23K256T-I/ST | IC SRAM 256KBIT 20MHZ 8TSSOP |
| XCV200E-7CS144I | IC FPGA 1.8V I-TEMP 144-CSBGA |
| RCB106DHBN-S621 | EDGECARD 212POS DIP R/A .050 SLD |
| XC4VFX12-10FF668I | IC FPGA VIRTEX-4FX 668FFBGA |
| XC6SLX100-L1FGG676I | IC FPGA SPARTAN 6 101K 676FGGBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV200E-7BG240C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
| XCV200E-7BG240I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
| XCV200E-7BG352C | 功能描述:IC FPGA 1.8V C-TEMP 352-MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XCV200E-7BG352C0773 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Xilinx 功能描述: |
| XCV200E-7BG352I | 功能描述:IC FPGA 1.8V I-TEMP 352-MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。