- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4243 > XCV200E-7CS144I (Xilinx Inc)IC FPGA 1.8V I-TEMP 144-CSBGA PDF資料下載
參數(shù)資料
| 型號： | XCV200E-7CS144I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 119/233頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1.8V I-TEMP 144-CSBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 198 |
| 系列： | Virtex®-E |
| LAB/CLB數(shù)： | 1176 |
| 邏輯元件/單元數(shù)： | 5292 |
| RAM 位總計： | 114688 |
| 輸入/輸出數(shù)： | 94 |
| 門數(shù)： | 306393 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 144-TFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 144-LCSBGA（12x12） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁當(dāng)前第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
Virtex-E 1.8 V Field Programmable Gate Arrays
R
DS022-4 (v3.0) March 21, 2014
Module 4 of 4
Production Product Specification
119
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
FG1156 Fine-Pitch Ball Grid Array Package
XCV1000E, XCV1600E, XCV2000E, XCV2600E, and
XCV3200E devices in the FG1156 fine-pitch Ball Grid Array
package have footprint compatibility. Pins labeled IO_VREF
can be used as either VREF or general I/O, unless indicated
in the footnotes. If the pin is not used as VREF, it can be used
as general I/O. Immediately following Table 28, see
Table 29 for Differential Pair information.
256
7
N6
M6
1
-
257
7
N1
N5
4
-
258
7
M5
M4
√
-
259
7
M1
M2
1
VREF
260
7
L2
L4
4
-
261
7
L5
M7
3
-
262
7
M8
L1
4
-
263
7
M9
K2
1
-
264
7
M10
L3
NA
-
265
7
K1
K5
√
-
266
7
K3
L6
√
VREF
267
7
K4
L7
4
-
268
7
J5
L8
4
-
269
7
H4
K6
4
VREF
270
7
K7
H1
4
-
271
7
J2
J7
2
-
272
7
G2
H5
√
-
273
7
G5
L9
√
VREF
274
7
K8
F3
1
-
275
7
E1
G3
4
-
276
7
E2
H6
√
-
277
7
K9
E4
1
VREF
278
7
F4
J8
4
-
279
7
H7
D1
3
-
280
7
C2
G6
4
VREF
281
7
F5
D2
1
-
282
7
K10
D3
4
-
Notes:
1.
AO in the XCV600E, 1000E.
2.
AO in the XCV1000E.
3.
AO in the XCV1600E.
4.
AO in the XCV1000E, XCV1600E.
Table 27: FG900 Differential Pin Pair Summary
XCV600E, XCV1000E, XCV1600E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
Table 28: FG1156 — XCV1000E, XCV1600E, XCV2000E,
XCV2600E, XCV3200E
Bank
Pin Description
Pin #
0GCK3
E17
0IO
B4
0IO
B9
0IO
B10
0IO
D93
0IO
D16
0IO
E73
0IO
E113
0IO
E133
0IO
E163
0IO
F173
0IO
J123
0IO
J133
0IO
J143
0IO
K113
0IO_L0N_Y
F7
0IO_L0P_Y
H9
0IO_L1N_Y
C5
0IO_L1P_Y
J10
0
IO_VREF_L2N_Y
E6
0IO_L2P_Y
D6
0IO_L3N_Y
A4
0IO_L3P_Y
G8
0
IO_L4N_YY
C6
0
IO_L4P_YY
J11
0
IO_VREF_L5N_YY
G9
0IO_L5P_YY
F8
0
IO_L6N_YY
A54
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RCB106DHBN-S621 | EDGECARD 212POS DIP R/A .050 SLD |
| XC4VFX12-10FF668I | IC FPGA VIRTEX-4FX 668FFBGA |
| XC6SLX100-L1FGG676I | IC FPGA SPARTAN 6 101K 676FGGBGA |
| 25LC128T-E/SN | IC EEPROM 128KBIT 10MHZ 8SOIC |
| XC4VFX12-10FFG668I | IC FPGA VIRTEX-4 FX 12K 668FCBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV200E-7FG240C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
| XCV200E-7FG240I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
| XCV200E-7FG256C | 功能描述:IC FPGA 1.8V C-TEMP 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XCV200E-7FG256I | 功能描述:IC FPGA 1.8V I-TEMP 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XCV200E-7FG456C | 功能描述:IC FPGA 1.8V C-TEMP 456-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。