- 您現在的位置：買賣IC網 > PDF目錄11574 > XRT72L50IQTR-F (Exar Corporation)IC FRAMER DS3/E3 SGL 100QFP PDF資料下載
參數資料
| 型號： | XRT72L50IQTR-F |
| 廠商： | Exar Corporation |
| 文件頁數： | 42/471頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FRAMER DS3/E3 SGL 100QFP |
| 標準包裝： | 500 |
| 控制器類型： | DS3/E3 調幀器 |
| 電源電壓： | 3.3V |
| 電流 - 電源： | 120mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-BQFP |
| 供應商設備封裝： | 100-QFP（14x20） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁
XRT72L50
á
SINGLE CHANNEL DS3/E3 FRAMER WITH HDLC CONTROLLER
REV. 1.2.1
123
executing this one interrupt service routine. Consequently, the local Microprocessor/Microcontroller (along with
portions of the overall system) now becomes non-functional.
In order to prevent this phenomenon from ever occuring, the Framer IC allows the user to automatically reset
the interrupt enable bits, following their activation.
The user can implement this feature by writing the
appropriate value into Bit 3 (Interrupt Enable Reset) within the Framer Operating Mode register, as illustrated
below.
Writing a “1” to this bit-field configures the Framer to automatically disable a given interrupt, following its
activation. Writing a “0” to this bit-field configures the Framer to leave the Interrupt Enable bit as is, following
interrupt activation.
If a user opts to implement the Automatic Reset of Interrupt Enable Bits feature, then he/she might wish to
configure the Microprocessor/Microcontroller to go back and re-enable these interrupts at a later time.
2.6.2
One-Second Interrupts
The Block Interrupt Status register, and Block Interrupt Enable register each contain a bit-field for the One-
Second Interrupt. If this interrupt is enabled (within the Block Interrupt Enable register), then the Framer will
automatically generate an interrupt request to the Microprocessor/Microcontroller repeatedly at one-second
intervals. At a minimum, the user’s interrupt service routine must service this interrupt by reading the Block
Interrupt Status register (Address = 0x05). Once the Microprocessor/Microcontroller has read this register,
then the following things will happen.
1. The One-Second Interrupt bit-field, within the Block Interrupt Status register, will be reset to “0”.
2. The Framer will negate the Int (Interrupt Request) output pin.
The purpose of providing this One-Second interrupt is to allow the Microprocessor/Microcontroller the
opportunity to perform certain tasks at One-Second intervals. The user can accomplish this by including the
necessary code (for these various tasks) as a part of the interrupt service routine, for the One-Second type
interrupt. Some of these tasks could include:
Reading in the contents of the One-Second Performance Monitor registers.
Reading various other Performance Monitor registers.
Writing a new PMDL Message into the Transmit LAPD Message buffer. After the LAPD Transmitter has been
enabled and commanded to initiate transmission of the LAPD Message frame (containing the PMDL
Message, residing within the Transmit LAPD Message buffer), the LAPD Transmitter will continue to re-
transmit this same LAPD Message frame, repeatedly at One-Second intervals, until it has been disabled. If a
new PMDL message is written into the Transmit LAPD Message buffer immediately following the occurrence
of a One-Second Interrupt, then this will ensure that this Write activity will not interfere with this periodic
transmission of the LAPD Message frames.
Notes regarding the Block Interrupt Enable and Block Interrupt Status Registers:
1. The Block Interrupt Enable Register allows the user to globally disable all potential interrupts within either
the Transmit or Receive sections, by writing a “0” into the appropriate bit-field of this register. However, the
Block Interrupt Enable register does not allow the user to globally enable all potential interrupts within a
given functional block. In other words, enabling a given functional block does not automatically enable all
of its potential interrupt sources. Those potential interrupt sources that have been disabled at the source
level will remain disabled, independent of the status of their associated functional blocks.
2. The Block Interrupt Enable register is set to 0x00 upon power or reset. Therefore, the user will have to
write some “1’s” into this register, in order to enable some of the interrupts.
BIT 7BIT 6BIT 5BIT 4
BIT 3BIT 2BIT 1BIT 0
Local
Loop-Back
DS3/E3
Internal
LOS Enable
RESET
Interrupt
Enable Reset
Frame Format
TimRefSel[1:0]
R/W
00
10
1
011
相關PDF資料 |
PDF描述 |
|---|---|
| V300A15C400B2 | CONVERTER MOD DC/DC 15V 400W |
| V300C15M75BG3 | CONVERTER MOD DC/DC 15V 75W |
| V300C15M75BG | CONVERTER MOD DC/DC 15V 75W |
| V300C15M75BF3 | CONVERTER MOD DC/DC 15V 75W |
| PIC16F1933T-I/MV | MCU 8BIT 4K FLASH 28UQFN |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XRT72L52 | 制造商:EXAR 制造商全稱:EXAR 功能描述:TWO CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER |
| XRT72L52ES-PCI | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L52IQ | 制造商:EXAR 制造商全稱:EXAR 功能描述:TWO CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER |
| XRT72L52IQ-F | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L52IQTR-F | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。