- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄48103 > YMU757B (Yamaha Corporation) 1-4 CABLE/SATELLITE TV SPLITTER, 2GHZ PDF資料下載
參數(shù)資料
| 型號(hào)： | YMU757B |
| 廠商： | Yamaha Corporation |
| 英文描述： | 1-4 CABLE/SATELLITE TV SPLITTER, 2GHZ |
| 中文描述： | 馬- 1C號(hào) |
| 文件頁數(shù)： | 30/43頁 |
| 文件大?。?/td> | 663K |
| 代理商： | YMU757B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁
YMU757B
-36-
4. AC characteristics
Input ViH=0.8×Vdd, ViL=0.1×Vdd as input signal. Measure timing at ViH=0.7×Vdd, ViL=0.2×Vdd.
4-1. CLK_I ,Reset
Parameter
Symbol
Min.
Typ.
Max.
Unit
CLK_I clock cycle period
Tcclk_period
35.8
ns
CLK_I "L" pulse width
Tcclk_low
12
ns
CLK_I "H" pulse width
Tcclk_high
12
ns
/RST active "L" pulse width
Trst_low
100
× CLK_I
SCLK start delay time
(after /RST inactive)
Trst2clk
64
× CLK_I
Note) T
OP=-20~85°C, DVDD=3.0±0.3V, Capacitor load=50pF
X CLK_I means the number of clocks inputted through the CLK_I terminal.
CLK_I Duty
Hardware Reset
/RST
SCLK
Trst2clk
Trst_low
VIL
CLK_I
Tcclk_low
Tcclk_high
Tcclk_period
0.8
×Vdd
0.7
×Vdd
0.1
×Vdd
0.2
×Vdd
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| YMU757B | TONE/MUSIC SYNTHESIZER, PQCC20 |
| YMU757 | TONE/MUSIC SYNTHESIZER, PDSO20 |
| YMU759-Q | TONE/MUSIC SYNTHESIZER, PQCC32 |
| YMU759B-QZ | TONE/MUSIC SYNTHESIZER, PQCC32 |
| YMU759B-Q | TONE/MUSIC SYNTHESIZER, PQCC32 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| YMU759 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SYNTHESIS LSI FOR PORTABLE TELEPHONE |
| YMU759B-Q | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| YMU762 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Mobile Audio 3 |
| YMW025 | 制造商:YEONHO 制造商全稱:YEONHO ELECTRONICS 功能描述:2.50mm PITCH CONNECTOR |
| YMW025-02R | 制造商:YEONHO 制造商全稱:YEONHO ELECTRONICS 功能描述:2.50mm PITCH CONNECTOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。