- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298293 > 28234-11 (CONEXANT SYSTEMS) ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA388 PDF資料下載
參數(shù)資料
| 型號： | 28234-11 |
| 廠商： | CONEXANT SYSTEMS |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA388 |
| 封裝： | BGA-388 |
| 文件頁數(shù)： | 132/336頁 |
| 文件大小： | 4998K |
| 代理商： | 28234-11 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁當前第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁
192
11.0 PCI Bus Interface
11.4 Burst FIFO Buffers
RS8234
Datasheet for RS8234 xBR ServiceSAR
N8234DS1B
tion space will be set and the PCI_BUS_STATUS[1] bit in the SYS_STAT
Register will be set.
5
Internal Failure—Upon a synchronization error between the DMA copro-
cessor and the PCI master logic, an internal failure will be flagged. In this
case, the MERROR and INT_FAIL bits in the PCI configuration space will
be set and the PCI_BUS_STATUS[0] bit in the SYS_STAT Register will
be set.
* The above errors permanently affect system level operation. Because of this
the system should be re-initialized, since full system level recovery is unlikely.
The bus protocol errors can be cleared either by a software reset of the associated
status flag or flags, i.e., RTA, RMA, or DPR, or with a reset of the PCI bus master
logic using the HRST* input pin. For example, a master abort error can be cleared
by writing a logic one to the RMA status bit in the PCI Configuration Register
space, causing the status bit to be cleared. Internal failures (attempting to initiate
a master transaction with the interface disabled, or loss of synchronization with
the DMA controller) can only be reset by applying the global reset,
CONFIG0(GLOBAL_RESET), or by asserting the HRST* signal.
Next, the MERROR bit must be cleared. The MERROR bit in the PCI Config-
uration Register drives the PCI_BUS_ERROR interrupt. To clear this interrupt, a
logic high must be written to the MERROR bit location. The MERROR bit can
also be cleared by a logic low on the HRST* input pin.
* The local processor can clear the error bits by setting CONFIG0
(PCI_ERR_RESET) to a logic high. After the errors have been cleared, the SAR
should be re-initialized.
Several fields are provided in the PCI configuration space to aid in recovering
from a PCI master error. The PCI host software can determine that an error
occurred by checking the MERROR bit. It also can determine if the transaction
was a read or write by inspecting the MRD bit, and the read or write address at
which an error occurred by reading the MASTER_READ_ADDR or
MASTER_WRITE_ADDR fields.
The PCI Read and PCI Read MULTIPLE commands issued by the PCI block
are under the control of the PCI_READ_MULTI bit in the CONFIG0 register.
11.4 Burst FIFO Buffers
Two small FIFO buffers are implemented to support PCI burst-mode operation, to
allow synchronization between the RS8234 internal logic and the PCI bus inter-
face, and to carry commands from the DMA coprocessor to the PCI bus logic.
The incoming FIFO is 512 x 32 bits, the outgoing FIFO is 16 x 36 bits.
11.5 PCI Bus Slave Logic
The PCI slave logic permits the host CPU on the PCI bus to access and modify
RS8234 resources (the external SAR shared memory, internal memory, and inter-
nal registers). As the control processor also has access to these resources, the PCI
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 28234-12 | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA388 |
| 28236-12 | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA388 |
| 2885 | INTERCONNECTION DEVICE |
| 28C17AFT-20/TS | 2K X 8 EEPROM 5V, 200 ns, PDSO28 |
| 28C17AT-15/VS | 2K X 8 EEPROM 5V, 150 ns, PDSO28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 28234-13 | 制造商:Mindspeed Technologies Inc 功能描述:RS8234EBGC ATM XBR SAR - Trays 制造商:Mindspeed Technologies 功能描述:RS8234EBGC ATM XBR SAR |
| 2823418 | 功能描述:工業(yè)繼電器 ST-REL4-HG 60/21-21 RoHS:否 制造商:TE Connectivity / Kilovac 觸點形式:1 Form A (SPST-NO) 觸點電流額定值: 線圈電壓:9 VDC to 36 VDC 線圈電阻:38 Ohms 線圈電流: 切換電壓: 安裝風格:Panel 觸點材料:Silver Palladium |
| 2823421 | 功能描述:工業(yè)繼電器 ST-REL4-HG110/21-21 RoHS:否 制造商:TE Connectivity / Kilovac 觸點形式:1 Form A (SPST-NO) 觸點電流額定值: 線圈電壓:9 VDC to 36 VDC 線圈電阻:38 Ohms 線圈電流: 切換電壓: 安裝風格:Panel 觸點材料:Silver Palladium |
| 282342-1 | 功能描述:汽車連接器 SPLASH PROOF CONN ASSEMBLY RoHS:否 制造商:Amphenol SINE Systems 產(chǎn)品:Contacts 系列:ATP 位置數(shù)量: 型式:Female 安裝風格: 端接類型: 觸點電鍍:Nickel |
| 2823434 | 功能描述:工業(yè)繼電器 ST-REL4-HG220/21-21 RoHS:否 制造商:TE Connectivity / Kilovac 觸點形式:1 Form A (SPST-NO) 觸點電流額定值: 線圈電壓:9 VDC to 36 VDC 線圈電阻:38 Ohms 線圈電流: 切換電壓: 安裝風格:Panel 觸點材料:Silver Palladium |
發(fā)布緊急采購，3分鐘左右您將得到回復。