- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8471 > 74LV273N,112 (NXP Semiconductors)IC OCTAL D F-F POS-EDGE 20-DIP PDF資料下載
參數(shù)資料
| 型號： | 74LV273N,112 |
| 廠商： | NXP Semiconductors |
| 文件頁數(shù)： | 10/12頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC OCTAL D F-F POS-EDGE 20-DIP |
| 產(chǎn)品培訓模塊： | Logic Packages |
| 標準包裝： | 720 |
| 系列： | 74LV |
| 功能： | 主復位 |
| 類型： | D 型總線 |
| 輸出類型： | 非反相 |
| 元件數(shù)： | 1 |
| 每個元件的位元數(shù)： | 8 |
| 頻率 - 時鐘： | 20MHz |
| 延遲時間 - 傳輸： | 20ns |
| 觸發(fā)器類型： | 正邊沿 |
| 輸出電流高，低： | 12mA，12mA |
| 電源電壓： | 1 V ~ 5.5 V |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 通孔 |
| 封裝/外殼： | 20-DIP（0.300"，7.62mm） |
| 包裝： | 管件 |
Philips Semiconductors
Product specification
74LV273
Octal D-type flip-flop with reset; positive edge-trigger
1998 May 29
7
AC WAVEFORMS
VM = 1.5V at VCC w 2.7V v 3.6V
VM = 0.5V * VCC at VCC t 2.7V and w 4.5V
VOL and VOH are the typical output voltage drop that occur with the
output load.
VM
1/fMAX
tw
tPHL
tPLH
CP INPUT
Qn OUTPUT
SV00370
GND
VOH
VOL
VI
Figure 1. The clock (CP) to output (Qn) propagation delays, the
clock pulse width and the maximum clock pulse frequency
VM
MR INPUT
Qn OUTPUT
tw
tPHL
trem
CP INPUT
SV00372
VI
GND
VI
GND
VOH
VOL
VM
Figure 2. The master reset (MR) pulse width, the master reset
to output (Qn) propagations delay and the master reset to clock
(CP) removal time
Qn OUTPUT
t
su
t
su
CP INPUT
Dn INPUT
VM
th
VM
th
VI
GND
VI
GND
VOH
VOL
SV00371
Figure 3.
Data set-up and hold times for the data input (Dn)
NOTE:
The shaded areas indicate when the input is permitted to change for
predictable output performance.
TEST CIRCUIT
PULSE
GENERATOR
RT
Vl
D.U.T.
VO
CL
RL= 1k
Vcc
Test Circuit for Outputs
DEFINITIONS
VCC
VI
< 2.7V
2.7–3.6V
VCC
2.7V
TEST
tPLH/tPHL
≥ 4.5 V
VCC
RL = Load resistor
CL = Load capacitance includes jig and probe capacitiance
50pF
RT = Termination resistance should be equal to ZOUT of pulse generators.
SV00902
Figure 4.
Load circuitry for switching times
相關PDF資料 |
PDF描述 |
|---|---|
| MS3180-24CA | PLUG COVER SHELL SIZE 24 ANODIZE |
| M85049/1823W05 | BACKSHELL EMI RFI SZ 23 CADMIUM |
| M85049/89-17N03 | BACKSHELL BANDING 45 DEG SIZE 17 |
| M85049/89-11W03 | BACKSHELL BANDING SZ 11 CADMIUM |
| M85049/88-17P03 | BACKSHELL BANDING SZ 17 CADMIUM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 74LV273PW | 功能描述:觸發(fā)器 3.3V D-TYPE W/RESET POS RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74LV273PW,112 | 功能描述:觸發(fā)器 3.3V D-TYPE W/RESET RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74LV273PW,118 | 功能描述:觸發(fā)器 3.3V D-TYPE W/RESET RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74LV273PWDH | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Octal D-type flip-flop with reset; positive-edge trigger |
| 74LV273PW-T | 功能描述:觸發(fā)器 3.3V D-TYPE W/RESET POS RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。