- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360546 > 7C33128PFS36A 3.3V 128K x 32/36 pipeline burst synchronous SRAM PDF資料下載
參數(shù)資料
| 型號： | 7C33128PFS36A |
| 英文描述： | 3.3V 128K x 32/36 pipeline burst synchronous SRAM |
| 中文描述： | 3.3 128K的x 32/36管道爆裂同步SRAM |
| 文件頁數(shù)： | 6/11頁 |
| 文件大?。?/td> | 231K |
| 代理商： | 7C33128PFS36A |
7C33128PFS32A
7C33128PFS36A
2/1/01
Alliance Semiconductor
P. 6 of 11
Timing characteristics over operating range
*See “Notes” on page 10.
Key to switching waveforms
Parameter
Symbo
l
–166
–150
–133
–100
Unit
Notes
*
Min
Max
Min
Max
Min
Max
Min
Max
Clock frequency
f
Max
t
CYC
t
CYCF
t
CD
–
166
–
150
–
133
–
100
MHz
Cycle time (pipelined mode)
6
–
6.6
–
7.5
–
10
–
ns
Cycle time (flow-through mode)
10
–
10
–
12
–
12
–
ns
Clock access time (pipelined mode)
–
3.5
–
3.8
–
4.0
–
5.0
ns
Clock access time (flow-through
mode)
t
CDF
–
9
–
10
–
10
–
12
ns
Output enable LOW to data valid
t
OE
t
LZC
t
OH
t
LZOE
t
HZOE
t
HZC
t
OHOE
t
CH
t
CL
t
AS
t
DS
t
WS
t
CSS
t
AH
t
DH
t
WH
t
CSH
t
ADVS
t
ADSPS
t
ADSCS
t
ADVH
t
ADSPH
t
ADSCH
–
3.5
–
3.8
–
4.0
–
5.0
ns
Clock HIGH to output Low Z
0
–
0
–
0
–
0
–
ns
2,3,4
Data output invalid from clock HIGH
1.5
–
1.5
–
1.5
–
1.5
–
ns
2
Output enable LOW to output Low Z
0
–
0
–
0
–
0
–
ns
2,3,4
Output enable HIGH to output High Z
–
3.5
–
3.8
–
4.0
–
4.5
ns
2,3,4
Clock HIGH to output High Z
–
3.5
–
3.8
–
4.0
–
5.0
ns
2,3,4
Output enable HIGH to invalid output
0
–
0
–
0
–
0
–
ns
Clock HIGH pulse width
2.4
–
2.5
–
2.5
–
3.5
–
ns
5
Clock LOW pulse width
2.4
–
2.5
–
2.5
–
3.5
–
ns
5
Address setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6
Data setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6
Write setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6,7
Chip select setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6,8
Address hold from clock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6
Data hold from clock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6
Write hold from clock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6,7
Chip select hold from clock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6,8
ADV setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6
ADSP setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6
ADSC setup to clock HIGH
1.5
–
1.5
–
1.5
–
2.0
–
ns
6
ADV hold from clock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6
ADSP hold fromclock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6
ADSC hold from clock HIGH
0.5
–
0.5
–
0.5
–
0.5
–
ns
6
Undefined/don’t care
Falling input
Rising input
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 7C | MCU CMOS 8 LD 1K FLASH, -40C to +85C, 8-SOIC 150mil, TUBE |
| 7HCPL-5230-200 | Hermetically Sealed, Low IF, Wide VCC, Logic Gate Optocouplers |
| 7HCT1284D | Parallel printer interface transceiver/buffer |
| 7LN115 | Optoelectronic |
| 7LVC125APWDH | SC Series, 3 Ohms, 1.0 W, Fixed, Wirewound Resistor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 7C33300006 | 功能描述:33.3333MHz CMOS XO (Standard) Oscillator Surface Mount 3.3V Enable/Disable 制造商:txc corporation 系列:7C 包裝:帶卷（TR） 零件狀態(tài):有效 類型:XO（標(biāo)準(zhǔn)） 頻率:33.3333MHz 功能:啟用/禁用 輸出:CMOS 電壓 - 電源:3.3V 頻率穩(wěn)定度:±50ppm 工作溫度:-10°C ~ 70°C 電流 - 電源（最大值）:- 等級:- 安裝類型:表面貼裝 大小/尺寸:0.197" 長 x 0.126" 寬（5.00mm x 3.20mm） 高度:0.055"（1.40mm） 封裝/外殼:4-SMD，無引線（DFN，LCC） 電流 - 電源（禁用）（最大值）:* 標(biāo)準(zhǔn)包裝:1,000 |
| 7C33370001 | 功能描述:33.333MHz CMOS XO (Standard) Oscillator Surface Mount 3.3V Enable/Disable 制造商:txc corporation 系列:7C 包裝:帶卷（TR） 零件狀態(tài):有效 類型:XO（標(biāo)準(zhǔn)） 頻率:33.333MHz 功能:啟用/禁用 輸出:CMOS 電壓 - 電源:3.3V 頻率穩(wěn)定度:±50ppm 工作溫度:-40°C ~ 85°C 電流 - 電源（最大值）:- 等級:- 安裝類型:表面貼裝 大小/尺寸:0.197" 長 x 0.126" 寬（5.00mm x 3.20mm） 高度:0.055"（1.40mm） 封裝/外殼:4-SMD，無引線（DFN，LCC） 電流 - 電源（禁用）（最大值）:* 標(biāo)準(zhǔn)包裝:1,000 |
| 7C344-15PC | 制造商:undefined 功能描述: |
| 7C34425WC | 制造商: 功能描述: 制造商:Cypress Semiconductor 功能描述: 制造商:undefined 功能描述: |
| 7C344-25WC | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。