1997 Jan 06
13
Philips Semiconductors
Preliminary specication
Digital Video Encoder (ConDENC)
SAA7120; SAA7121
Note
1.
All
bits
labelled
‘0’
are
reserved.
They
must
be
programmed
with
logic
0.
Subcarrier
3
6
FSC31
FSC30
FSC29
FSC28
FSC27
FSC26
FSC25
FSC24
Line
21
odd
0
6
7
L21O07
L21O06
L21O05
L21O04
L21O03
L21O02
L21O01
L21O00
Line
21
odd
1
6
8
L21O17
L21O16
L21O15
L21O14
L21O13
L21O12
L21O1
1
L21O10
Line
21
even
0
6
9
L21E07
L21E06
L21E05
L21E04
L21E03
L21E02
L21E01
L21E00
Line
21
even
1
6
A
L21E17
L21E16
L21E15
L21E14
L21E13
L21E12
L21E1
1
L21E10
RCV
port
control
6B
SRCV1
1
SRCV10
TRCV2
ORCV1
PRCV1
CBLF
ORCV2
PRCV2
T
rigger
control
6C
HTRIG7
HTRIG6
HTRIG5
HTRIG4
HTRIG3
HTRIG2
HTRIG1
HTRIG0
T
rigger
control
6D
HTRIG10
HTRIG9
HTRIG8
VTRIG4
VTRIG3
VTRIG2
VTRIG1
VTRIG0
Multi
control
6E
SBLBN
0
PHRES1
PHRES0
0
FLC1
FLCO
Closed
caption,
T
eletext
enable
6F
CCEN1
CCEN0
TTXEN
SCCLN4
SCCLN3
SCCLN2
SCCLN1
SCCLN0
RCV2
output
start
70
RCV2S7
RCV2S6
RCV2S5
RCV2S4
RCV2S3
RCV2S2
RCV2S1
RCV2S0
RCV2
output
end
71
RCV2E7
RCV2E6
RCV2E5
RCV2E4
RCV2E3
RCV2E2
RCV2E1
RCV2E0
MSBs
RCV2
output
72
0
RCV2E10
RCV2E9
RCV2E8
0
RCV2S10
RCV2S9
RCV2S8
TTX
request
H
start
73
TTXHS7
TTXHS6
TTXHS5
TTXHS4
TTXHS3
TTXHS2
TTXHS1
TTXHS0
TTX
request
H
delay
74
TTXHD7
TTXHD6
TTXHD5
TTXHD4
TTXHD3
TTXHD2
TTXHD1
TTXHD0
V
-Sync
shift
75
0
VS_S2
VS_S1
VS_S0
TTX
odd
request
V
S
7
6
TTXOVS7
TTXOVS6
TTXOVS5
TTXOVS4
TTXOVS3
TTXOVS2
TTXOVS1
TTXOVS0
TTX
odd
request
V
E
7
TTXOVE7
TTXOVE6
TTXOVE5
TTXOVE4
TTXOVE3
TTXOVE2
TTXOVE1
TTXOVE0
TTX
even
request
V
S
7
8
TTXEVS7
TTXEVS6
TTXEVS5
TTXEVS4
TTXEVS3
TTXEVS2
TTXEVS1
TTXEVS0
TTX
even
request
V
E
7
9
TTXEVE7
TTXEVE6
TTXEVE5
TTXEVE4
TTXEVE3
TTXEVE2
TTXEVE1
TTXEVE0
First
active
line
7A
F
AL7
F
AL6
F
AL5
F
AL4
F
AL3
F
AL2
F
AL1
F
AL0
Last
active
line
7B
LAL7
LAL6
LAL5
LAL4
LAL3
LAL2
LAL1
LAL0
MSB
vertical
7C
TTX60
LAL8
0
F
AL8
TTXEVE8
TTXOVE8
TTXEVS8
TTXOVS8
Null
7D
0
00000
Disable
TTX
line
7E
LINE12
LINE1
1
LINE10
LINE9
LINE8
LINE7
LINE6
LINE5
Disable
TTX
line
7F
LINE20
LINE19
LINE18
LINE17
LINE16
LINE15
LINE14
LINE13
REGISTER
FUNCTION
SUB
ADDRESS
DA
T
A
BITS
(1)
D7
D6
D5
D4
D3
D2
D1
D0