- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360656 > 9S12DJ64DGV1 9S12DJ64DG Device Guide. also covers 9S12D64. 9S12A64. 9S12D32 and 9S12A32 devices PDF資料下載
參數(shù)資料
| 型號： | 9S12DJ64DGV1 |
| 英文描述： | 9S12DJ64DG Device Guide. also covers 9S12D64. 9S12A64. 9S12D32 and 9S12A32 devices |
| 中文描述： | 9S12DJ64DG設(shè)備指南。也包括9S12D64。 9S12A64。 9S12D32和9S12A32設(shè)備 |
| 文件頁數(shù)： | 52/126頁 |
| 文件大小： | 1809K |
| 代理商： | 9S12DJ64DGV1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁
MC9S12DJ64 Device User Guide — V01.17
52
Table 2-1 Signal Properties
Pin Name
Function1
Pin Name
Function2
Pin Name
Function3
Pin Name
Function4
Powered
by
Internal Pull
Resistor
Description
CTRL
Reset
State
EXTAL
XTAL
RESET
TEST
VREGEN
XFC
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
VDDPLL
None
None
Oscillator Pins
VDDR
N.A.
VDDX
VDDPLL
External Reset
Test Input
Voltage Regulator Enable Input
PLL Loop Filter
Background Debug, Tag High, Mode
Input
Port AD Input, Analog Input AN7 of
ATD1, External Trigger Input of
ATD1
Port AD Inputs, Analog Inputs
AN[6:0] of ATD1
Port AD Input, Analog Input AN7 of
ATD0, External Trigger Input of ATD0
Port AD Inputs, Analog Inputs AN[6:0]
of ATD0
BKGD
TAGHI
MODC
—
VDDR
Always
Up
Up
PAD15
AN15
ETRIG1
—
VDDA
None
None
PAD[14:08]
AN[14:08]
—
—
PAD07
AN07
ETRIG0
—
PAD[06:00]
AN[06:00]
—
—
PA[7:0]
ADDR[15:8]/
DATA[15:8]
ADDR[7:0]/
DATA[7:0]
—
—
VDDR
PUCR/
PUPAE
PUCR/
PUPBE
Disabled
Port A I/O, Multiplexed Address/Data
PB[7:0]
—
—
Port B I/O, Multiplexed Address/Data
PE7
NOACC
XCLKS
—
PUCR/
PUPEE
Mode
depen-
dant
1
Port E I/O, Access, Clock Select
PE6
IPIPE1
MODB
—
While RESET pin is
low:
Down
Port E I/O, Pipe Status, Mode Input
PE5
IPIPE0
MODA
—
Port E I/O, Pipe Status, Mode Input
PE4
PE3
PE2
PE1
PE0
PH7
PH6
PH5
PH4
PH3
PH2
PH1
PH0
ECLK
LSTRB
R/W
IRQ
XIRQ
KWH7
KWH6
KWH5
KWH4
KWH3
KWH2
KWH1
KWH0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
PUCR/
PUPEE
Mode
depen-
dant
1
Port E I/O, Bus Clock Output
Port E I/O, Byte Strobe, Tag Low
Port E I/O, R/W in expanded modes
Port E Input, Maskable Interrupt
Port E Input, Non Maskable Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
Port H I/O, Interrupt
TAGLO
—
—
—
—
—
—
—
—
—
—
—
Up
PERH/
PPSH
Disabled
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 9S12DJ64-ZIP_PART2 | MC9S12DJ64 Users Guides. zip format. part 2 |
| 9S12DP256BDGV2 | 9S12Dx256B Device Guide. also covers C derivatives and 9S12Ax256 devices |
| 9S12DP512DGV1 | 9S12Dx512 Device Guide |
| 9S12DT128BDGV1 | 9S12DT128B Device Guide |
| 9S12DT128DGV2 | MC9S12DT128 Device User Guide V02.09 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 9S12DP256BDGV1 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Automotive applications |
| 9S12DP256BDGV2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9S12Dx256B Device Guide. also covers C derivatives and 9S12Ax256 devices |
| 9S12DP512DGV1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9S12Dx512 Device Guide |
| 9S12DT128BDGV1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9S12DT128B Device Guide |
| 9S12DT128DGV2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:MC9S12DT128 Device User Guide V02.09 |
發(fā)布緊急采購，3分鐘左右您將得到回復。