參數(shù)資料
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)當(dāng)前第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)
MC9S12DJ64 Device User Guide — V01.17
114
Figure A-6 SPI Master Timing (CPHA =1)
Table A-18 SPI Master Mode Timing Characteristics
1
NOTES
:
1. The numbers 7, 8 in the column labeled “Num” are missing. This has been done on purpose to be consistent between the
Master and the Slave timing shown in
Table A-19
.
Conditions are shown in
Table A-4
unless otherwise noted, C
LOAD
= 200pF on all outputs
Num C
Rating
Symbol
Min
Typ
Max
Unit
1
P Operating Frequency
f
op
DC
1
/
2
f
bus
1
P SCK Period t
sck
= 1./f
op
t
sck
4
2048
t
bus
2
D Enable Lead Time
t
lead
1
/
2
t
sck
3
D Enable Lag Time
t
lag
1
/
2
t
sck
4
D Clock (SCK) High or Low Time
t
wsck
t
bus
30
1024 t
bus
ns
5
D Data Setup Time (Inputs)
t
su
25
ns
6
D Data Hold Time (Inputs)
t
hi
0
ns
9
D Data Valid (after SCK Edge)
t
v
25
ns
10
D Data Hold Time (Outputs)
t
ho
0
ns
11
D Rise Time Inputs and Outputs
t
r
25
ns
12
D Fall Time Inputs and Outputs
t
f
25
ns
SCK
(OUTPUT)
SCK
(OUTPUT)
MISO
(INPUT)
MOSI
(OUTPUT)
1
5
6
MSB IN
2
BIT 6 . . . 1
LSB IN
MASTER MSB OUT
2
MASTER LSB OUT
BIT 6 . . . 1
4
4
9
11
12
10
PORT DATA
(CPOL
=
0)
(CPOL
=
1)
PORT DATA
SS
1
(OUTPUT)
2
12
11
3
1. If configured as output
2. LSBF = 0. For LSBF = 1, bit order is LSB, bit 1, ..., bit 6, MSB.
相關(guān)PDF資料
PDF描述
9S12DP512DGV1 9S12Dx512 Device Guide
9S12DT128BDGV1 9S12DT128B Device Guide
9S12DT128DGV2 MC9S12DT128 Device User Guide V02.09
9S12DT128DGV2D MC9S12DT128 Device User Guide V02.09
9S12DT256DGV3 MC9S12DT256 Device User Guide V03.03
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
9S12DP512DGV1 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:9S12Dx512 Device Guide
9S12DT128BDGV1 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:9S12DT128B Device Guide
9S12DT128DGV2 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:MC9S12DT128 Device User Guide V02.09
9S12DT128DGV2D 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:MC9S12DT128 Device User Guide V02.09
9S12DT256DGV3 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:MC9S12DT256 Device User Guide V03.03