- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10658 > AD7679ASTZ (Analog Devices Inc)IC ADC 18BIT 570KSPS 48-LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD7679ASTZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 24/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 18BIT 570KSPS 48-LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | PulSAR® |
| 位數(shù)： | 18 |
| 采樣率（每秒）： | 570k |
| 數(shù)據(jù)接口： | 串行，并聯(lián) |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 103mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-LQFP（7x7） |
| 包裝： | 托盤 |
| 輸入數(shù)目和類型： | 1 個(gè)差分，雙極 |
| 產(chǎn)品目錄頁面： | 778 (CN2011-ZH PDF) |
| 配用： | EVAL-AD7679CBZ-ND - BOARD EVALUATION FOR AD7679 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁
AD7679
Rev. A | Page 5 of 28
TIMING SPECIFICATIONS
–40°C to +85°C, AVDD = DVDD = 5 V, OVDD = 2.7 V to 5.25 V, unless otherwise noted.
Table 3.
Parameter
Symbol
Min
Typ
Max
Unit
Refer to Figure 32 and Figure 33
Convert Pulsewidth
t1
10
ns
Time between Conversions
t2
1.75
μs
CNVST LOW to BUSY HIGH Delay
t3
35
ns
BUSY HIGH All Modes Except Master Serial Read after Convert
t4
1.5
μs
Aperture Delay
t5
2
ns
End of Conversion to BUSY LOW Delay
t6
10
ns
Conversion Time
t7
1.5
μs
Acquisition Time
t8
250
ns
RESET Pulsewidth
t9
10
ns
Refer to Figure 34, Figure 35, and Figure 36 (Parallel Interface Modes)
CNVST LOW to Data Valid Delay
t10
1.5
μs
Data Valid to BUSY LOW Delay
t11
20
ns
Bus Access Request to Data Valid
t12
45
ns
Bus Relinquish Time
t13
5
15
ns
CS LOW to SYNC Valid Delay
t14
10
ns
CS LOW to Internal SCLK Valid Delay
t15
10
ns
CS LOW to SDOUT Delay
t16
10
ns
CNVST LOW to SYNC Delay
t17
525
ns
SYNC Asserted to SCLK First Edge Delay2
t18
3
ns
Internal SCLK Period2
t19
25
40
ns
Internal SCLK HIGH2
t20
12
ns
Internal SCLK LOW2
t21
7
ns
SDOUT Valid Setup Time2
t22
4
ns
SDOUT Valid Hold Time2
t23
2
ns
SCLK Last Edge to SYNC Delay2
t24
3
ns
CS HIGH to SYNC HI-Z
t25
10
ns
CS HIGH to Internal SCLK HI-Z
t26
10
ns
CS HIGH to SDOUT HI-Z
t27
10
ns
BUSY HIGH in Master Serial Read after Convert2
t28
See Table 4
CNVST LOW to SYNC Asserted Delay
t29
1.5
μs
SYNC Deasserted to BUSY LOW Delay
t30
25
ns
Refer to Figure 40 and Figure 41 (Slave Serial Interface Modes)
External SCLK Setup Time
t31
5
ns
External SCLK Active Edge to SDOUT Delay
t32
3
18
ns
SDIN Setup Time
t33
5
ns
SDIN Hold Time
t34
5
ns
External SCLK Period
t35
25
ns
External SCLK HIGH
t36
10
ns
External SCLK LOW
t37
10
ns
1In serial interface modes, the SYNC, SCLK, and SDOUT timings are defined with a maximum load CL of 10 pF; otherwise, the load is 60 pF maximum.
2In Serial Master Read during Convert mode. See Table 4 for Serial Master Read after Convert mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9226ASTZ | IC ADC 12BIT 65MSPS 48-LQFP |
| MAX9042BEUA+T | IC COMPARATOR DUAL 8-UMAX |
| MAX9052BEUA+T | IC COMPARATOR DUAL 8-UMAX |
| MAX9052BEUA-T | IC COMPARATOR DUAL 8-UMAX |
| AD9248BSTZ-20 | IC ADC 14BIT DUAL 20MSPS 64-LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7679ASTZ | 制造商:Analog Devices 功能描述:IC 18-BIT ADC |
| AD7679ASTZRL | 功能描述:IC ADC 18BIT SAR W/BUFF 48LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:PulSAR® 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個(gè)單端，雙極 |
| AD7679CB1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:18-Bit, 2.5 LSB INL, 570 kSPS SAR ADC |
| AD767A | 制造商:AD 制造商全稱:Analog Devices 功能描述:Microprocessor-Compatible 12-Bit D/A Converter |
| AD767ACHIPS | 制造商:AD 制造商全稱:Analog Devices 功能描述:Microprocessor-Compatible 12-Bit D/A Converter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。