- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1985 > AD9204BCPZRL7-80 (Analog Devices Inc)IC ADC 10BIT 80MSPS 64LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9204BCPZRL7-80 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 34/36頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 10BIT 80MSPS 64LFCSP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 位數(shù)： | 10 |
| 采樣率（每秒）： | 80M |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 功率耗散（最大）： | 150mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 4 個單端，單極；2 個差分，單極 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁
AD9204
Rev. 0 | Page 7 of 36
SWITCHING SPECIFICATIONS
AVDD = 1.8 V; DRVDD = 1.8 V, maximum sample rate, 2 V p-p differential input, 1.0 V internal reference; AIN = 1.0 dBFS,
DCS disabled, unless otherwise noted.
Table 4.
Parameter
Temp
AD9204-20/AD9204-40
AD9204-65
AD9204-80
Unit
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
CLOCK INPUT PARAMETERS
Input Clock Rate
Full
625
MHz
Conversion Rate1
Full
3
20/40
3
65
3
80
MSPS
CLK Period—Divide-by-1 Mode (tCLK)
Full
50/25
15.38
12.5
ns
CLK Pulse Width High (tCH)
25.0/12.5
7.69
6.25
ns
Aperture Delay (tA)
Full
1.0
ns
Aperture Uncertainty (Jitter, tJ)
Full
0.1
ps rms
DATA OUTPUT PARAMETERS
Data Propagation Delay (tPD)
Full
3
ns
DCO Propagation Delay (tDCO)
Full
3
ns
DCO to Data Skew (tSKEW)
Full
0.1
ns
Pipeline Delay (Latency)
Full
9
Cycles
Wake-Up Time2
Full
350
μs
Standby
Full
600/400
300
260
ns
OUT-OF-RANGE RECOVERY TIME
Full
2
Cycles
1 Conversion rate is the clock rate after the CLK divider.
2 Wake-up time is dependent on the value of the decoupling capacitors.
tPD
tSKEW
tCH
tDCO
tCLK
N – 9
N – 1
N + 1
N + 2
N + 3
N + 5
N + 4
N
N – 8N – 7N – 6N – 5
VIN
CLK+
CLK–
CH A/CH B DATA
DCOA/DCOB
tA
08
12
2-
00
2
Figure 2. CMOS Output Data Timing
tPD
tSKEW
tCH
tDCO
tCLK
CH A
N – 9
CH B
N – 9
CH A
N – 8
CH B
N – 8
CH A
N – 7
CH B
N – 7
CH A
N – 6
CH B
N – 6
CH A
N – 5
N – 1
N + 1
N + 2
N + 3
N + 5
N + 4
N
VIN
CLK+
CLK–
CH A/CH B DATA
DCOA/DCOB
tA
08
12
2-
00
3
Figure 3. CMOS Interleaved Output Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9211BCPZ-200 | IC ADC 10-BIT 200MSPS 56-LFCSP |
| AD9212ABCPZ-65 | IC ADC 10BIT SRL 65MSPS 64LFCSP |
| AD9214BRS-RL65 | IC ADC 10BIT 65MSPS 28-SSOP |
| AD9215BRU-105 | IC ADC 10BIT 105MSPS 3V 28-TSSOP |
| AD9216BCPZ-105 | IC ADC 10BIT DL 105MSPS 64LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9208BBPZRL-3000 | |
| AD9211 | 制造商:AD 制造商全稱:Analog Devices 功能描述:10-Bit, 200 MSPS/250 MSPS/300 MSPS, 1.8 V Analog-to-Digital Converter |
| AD9211_07 | 制造商:AD 制造商全稱:Analog Devices 功能描述:10-Bit, 200 MSPS/250 MSPS/300 MSPS, 1.8 V Analog-to-Digital Converter |
| AD9211-170EB | 制造商:AD 制造商全稱:Analog Devices 功能描述:10-Bit, 170/200/250 MSPS 1.8 V A/D Converter |
| AD9211-200EB | 制造商:AD 制造商全稱:Analog Devices 功能描述:10-Bit, 170/200/250 MSPS 1.8 V A/D Converter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。