- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2064 > ADDI7100BCPZRL (Analog Devices Inc)IC PROCESSOR CCD SIGNAL7 32LFCSP PDF資料下載
參數(shù)資料
| 型號： | ADDI7100BCPZRL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 10/20頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROCESSOR CCD SIGNAL7 32LFCSP |
| 標(biāo)準(zhǔn)包裝： | 5,000 |
| 類型： | CCD 信號處理器，12 位 |
| 應(yīng)用： | 數(shù)碼相機(jī) |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 32-LFCSP-VQ（5x5） |
| 包裝： | 帶卷 (TR) |
ADDI7100
Rev. C | Page 18 of 20
Address
Data
Bits
Default
Value
Update
Type1
Name
Description
0x0D
[0]
0
SCK
VD_POL
0: falling edge triggered
1: rising edge triggered
[6:0]
0
SCK
REG_UPDATE
Set the appropriate bits high to enable VD update of the selected registers:
[0]: CDSGAIN (Register 0x02)
[1]: VGAGAIN (Register 0x03)
[2]: CLAMPLEVEL (Register 0x04)
[3]: test use only; must be set to 0
[4]: test use only; must be set to 0
[5]: test use only; must be set to 0
[6]: test use only; must be set to 0
0xFF
[0]
0
SCK
Test
Test use only; do not access
1 SCK = register is immediately updated when the 16th data bit (D15) is written. VD = register is updated at the VD falling edge.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADDI9023BBCZ | IC DRVR CCD VERT 12CH 40CSPBGA |
| ADG3123BRUZ-REEL7 | IC LEVEL TRANSLATOR 8CH 20-TSSOP |
| ADG3231BRJ-REEL7 | IC SW LLT 1.65/3.6 LV SOT23-6 |
| ADG3232BRJ-REEL7 | IC SW LLT 1.65/3.6 LV SOT23-8 |
| ADG3233BRM-REEL | IC SW LLT 1.65/3.6V BYPASS 8MSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADDI9000BBCZRL | 制造商:Analog Devices 功能描述: |
| ADDI9000BCBZRL | 制造商:Analog Devices 功能描述:DRIVER |
| ADDI9000XCBZ | |
| ADDI9001BBCZ | 制造商:Analog Devices 功能描述: |
| ADDI9001BBCZRL | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。