參數(shù)資料
型號： ADSP-BF536BBCZ-4B
廠商： Analog Devices Inc
文件頁數(shù)： 40/68頁
文件大?。?/td> 0K
描述： IC DSP CTLR 16BIT 208CSPBGA
產(chǎn)品培訓模塊： Blackfin® Processor Core Architecture Overview
Blackfin® Device Drivers
Blackfin® Optimizations for Performance and Power Consumption
Blackfin® System Services
標準包裝： 1
系列： Blackfin®
類型： 定點
接口： CAN，SPI，SSP，TWI，UART
時鐘速率： 400MHz
非易失內(nèi)存： 外部
芯片上RAM： 100kB
電壓 - 輸入/輸出： 2.50V，3.30V
電壓 - 核心： 1.20V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 208-LFBGA，CSPBGA
供應商設(shè)備封裝： 208-CSPBGA
包裝： 托盤
Rev. J
|
Page 45 of 68
|
February 2014
Timer Clock Timing
Table 37 and Figure 27 describe timer clock timing.
Timer Cycle Timing
Table 38 and Figure 28 describe timer expired operations. The
input signal is asynchronous in “width capture mode” and
“external clock mode” and has an absolute maximum input fre-
quency of (fSCLK/2) MHz.
Table 37. Timer Clock Timing
Parameter
Min
Max
Unit
Switching Characteristic
tTODP
Timer Output Update Delay After PPI_CLK High
12
ns
Figure 27. Timer Clock Timing
PPI_CLK
TMRx OUTPUT
tTODP
Table 38. Timer Cycle Timing
2.25 V
V
DDEXT 2.70 V
or
0.80 V
V
DDINT 0.95 V
1
2.70 V
V
DDEXT 3.60 V
and
0.95 V
V
DDINT 1.43 V
2, 3
Parameter
Min
Max
Min
Max
Unit
Timing Characteristics
tWL
Timer Pulse Width Input Low (Measured In SCLK Cycles)
4
1 × tSCLK
ns
tWH
Timer Pulse Width Input High (Measured In SCLK Cycles)
1 × tSCLK
ns
tTIS
Timer Input Setup Time Before CLKOUT Low5
5.5
5.0
ns
tTIH
Timer Input Hold Time After CLKOUT Low5
1.5
ns
Switching Characteristics
tHTO
Timer Pulse Width Output (Measured In SCLK Cycles)
1 × tSCLK
(2
32–1) × t
SCLK 1 × tSCLK
(2
32–1) × t
SCLK
ns
tTOD
Timer Output Update Delay After CLKOUT High
6.5
6.0
ns
1 Applies to all nonautomotive-grade devices when operated within either of these voltage ranges.
2 Applies to all nonautomotive-grade devices when operated within these voltage ranges.
3 All automotive-grade devices are within these specifications.
4 The minimum pulse widths apply for TMRx signals in width capture and external clock modes. They also apply to the PF15 or PPI_CLK signals in PWM output mode.
5 Either a valid setup and hold time or a valid pulse width is sufficient. There is no need to resynchronize programmable flag inputs.
Figure 28. Timer Cycle Timing
CLKOUT
TMRx OUTPUT
TMRx INPUT
tTIS
tTIH
tWH,tWL
tTOD
tHTO
相關(guān)PDF資料
PDF描述
TAP476M006BRW CAP TANT 47UF 6.3V 20% RADIAL
FSFR1600 IC FPS POWER SWITCH 9-SIP
VI-BTH-CY-F4 CONVERTER MOD DC/DC 52V 50W
VE-20J-CY-F2 CONVERTER MOD DC/DC 36V 50W
TPSE336K025R0300 CAP TANT 33UF 25V 10% 2917
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-BF536BBCZ4BRL 功能描述:IC DSP CTLR 16BIT 208CSBGA 制造商:analog devices inc. 系列:Blackfin? 包裝:帶卷（TR） 零件狀態(tài):有效 類型:定點 接口:CAN，SPI，SSP，TWI，UART 時鐘速率:400MHz 非易失性存儲器:外部 片載 RAM:100kB 電壓 - I/O:2.50V，3.30V 電壓 - 內(nèi)核:1.20V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:表面貼裝 封裝/外殼:208-FBGA，CSPBGA 供應商器件封裝:208-CSPBGA（17x17） 標準包裝:1,000
ADSP-BF536SBBC2Z300 制造商:Analog Devices 功能描述:
ADSP-BF536SBBC2Z400 制造商:Analog Devices 功能描述:
ADSP-BF537BBC-5A 功能描述:IC DSP CTLR 16BIT 182CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-BF537BBC-5AV 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*