參數(shù)資料
型號： ADSP-TS101SAB2-000
廠商： Analog Devices Inc
文件頁數(shù)： 16/48頁
文件大?。?/td> 0K
描述： IC DSP CONTROLLER 6MBIT 484 BGA
標準包裝： 1
系列： TigerSHARC®
類型： 定點/浮點
接口： 主機接口，連接端口，多處理器
時鐘速率： 250MHz
非易失內存： 外部
芯片上RAM： 768kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.20V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 484-BFBGA
供應商設備封裝： 484-PBGA（19x19）
包裝： 托盤
其它名稱： ADSP-TS101SAB2000
ADSP-TS101S
Rev. C
|
Page 23 of 48
|
May 2009
Table 22. Reference Clocks—System Clock (SCLK) Cycle Time
Parameter
Description
Min
Max
Unit
tSCLK
1, 2, 3, 4
System Clock Cycle Time
10
25
ns
tSCLKH
System Clock Cycle High Time
0.4 × tSCLK
0.6 × tSCLK
ns
tSCLKL
System Clock Cycle Low Time
0.4 × tSCLK
0.6 × tSCLK
ns
tSCLKJ
5, 6
System Clock Jitter Tolerance
500
ps
1 For more information, see Table 3 on Page 12.
3 LCLK_P and SCLK_P must be connected to the same source.
4 The value of (tSCLK / LCLKRAT2-0) must not violate the specification for tCCLK.
5 Actual input jitter should be combined with ac specifications for accurate timing analysis.
6 Jitter specification is maximum peak-to-peak time interval error (TIE) jitter.
Figure 11. Reference Clocks—System Clock (SCLK) Cycle Time
Table 23. Reference Clocks—Test Clock (TCK) Cycle Time
Parameter
Description
Min
Max
Unit
tTCK
Test Clock (JTAG) Cycle Time
Greater of 30 or tCCLK × 4
ns
tTCKH
Test Clock (JTAG) Cycle High Time
12.5
ns
tTCKL
Test Clock (JTAG) Cycle Low Time
12.5
ns
Figure 12. Reference Clocks—Test Clock (TCK) Cycle Time
Table 24. Power-Up Timing1
Parameter
Min
Max
Unit
Timing Requirement
tVDD_IO
VDD_IO Stable and Within Specification After VDD and VDD_A
Are Stable and Within Specification
>0
ms
1 For information about power supply sequencing and monitoring solutions, please visit http://www.analog.com/sequencing.
Figure 13. Power-Up Sequencing Timing
SCLK_P
tSCLK
tSCLKH
tSCLKL
tSCLKJ
SCLK_P
tSCLK
tSCLKH
tSCLKL
tSCLKJ
TCK
tTCK
tTCKH
tTCKL
VDD
VDD_A
VDD_IO
tVDD_IO
相關PDF資料
PDF描述
DS1631U+T&R IC THERMOMETER DIG HI-PREC 8MSOP
VE-21P-CW-F2 CONVERTER MOD DC/DC 13.8V 100W
VE-B31-CY-S CONVERTER MOD DC/DC 12V 50W
TPSD226K025Y0200 CAP TANT 22UF 25V 10% 2917
TAJY337M006RNJ CAP TANT 330UF 6.3V 20% 2917
相關代理商/技術參數(shù)
參數(shù)描述
ADSP-TS101SAB2-050 制造商:Analog Devices 功能描述:TIGERSHARC - Trays
ADSP-TS101SAB2-100 功能描述:IC DSP CONTROLLER 6MBIT 484 BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:TigerSHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-TS101SAB2Z000 功能描述:IC DSP FLOAT/FIXED 250MHZ 484BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:TigerSHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-TS101SAB2Z100 功能描述:IC DSP CTRLR 6MBIT 300MHZ 484BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:TigerSHARC® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-TS201SABP-050 功能描述:IC PROCESSOR 500MHZ 576BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:TigerSHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*