- 您現在的位置：買賣IC網 > PDF目錄294981 > AGL10002-FGG484I FPGA, 1000000 GATES, 200 MHz, PBGA484 PDF資料下載
參數資料
| 型號： | AGL10002-FGG484I |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1000000 GATES, 200 MHz, PBGA484 |
| 封裝： | 13 X 13 MM, 1 MM PITCH, ROHS COMPLIANT, FBGA-144 |
| 文件頁數： | 144/204頁 |
| 文件大小： | 2800K |
| 代理商： | AGL10002-FGG484I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁
IGLOO Low-Power Flash FPGAs with Flash*Freeze Technology
2- 30
Advanced v0.1
Advanced I/Os
Introduction
IGLOO devices feature a flexible I/O structure, supporting
a range of mixed voltages (1.5 V, 1.8 V, 2.5 V, and 3.3 V)
through a bank-selectable voltage. Table 2-12, Table 2-13,
and Table 2-22 on page 2-47 show the voltages and the
compatible I/O standards. I/Os provide programmable
slew rates (except AGL030), drive strengths, and weak
pull-up and pull-down circuits. 3.3 V PCI and 3.3 V PCI-X
are 5 V–tolerant. See the "5 V Input Tolerance" section
on page 2-40 for possible implementations of 5 V
tolerance.
All I/Os are in a known state during power-up, and any
power-up sequence is allowed without current impact.
Refer to the "I/O Power-Up and Supply Voltage
Industrial)" section on page 3-4 for more information.
During power-up, before reaching activation levels, the
I/O input and output buffers are disabled while the weak
pull-up is enabled. Activation levels are described in
I/O Tile
The IGLOO I/O tile provides a flexible, programmable
structure for implementing a large number of I/O
standards. In addition, the registers available in the I/O
tile in selected I/O banks can be used to support high-
performance register inputs and outputs, with register
enable if desired (Figure 2-24 on page 2-34). The
registers can also be used to support the JESD-79C
Double Data Rate (DDR) standard within the I/O
structure (see the "Double Data Rate (DDR) Support"
section on page 2-35 for more information).
As depicted in Figure 2-24 on page 2-34, all I/O registers
share one CLR port. The output register and output
enable register share one CLK port. Refer to the "I/O
Registers" section on page 2-34 for more information.
I/O Banks and I/O Standards Compatibility
I/Os are grouped into I/O voltage banks. There are four I/O
banks on the AGL250 through AGL1000. The AGL030,
AGL060, and AGL125 have two I/O banks. Each I/O voltage
bank has dedicated I/O supply and ground voltages
(VMV/GNDQ for input buffers and VCCI/GND for output
buffers). Because of these dedicated supplies, only I/Os
with compatible standards can be assigned to the same
I/O voltage bank. Table 2-13 shows the required voltage
compatibility values for each of these voltages.
For more information about I/O and global assignments
to I/O banks in a device, refer to the specific pin table for
the device in the "Package Pin Assignments" section on
I/O standards are compatible if their VCCI and VMV values
are identical. VMV and GNDQ are "quiet" input power
supply pins and are not used on AGL030.
In the AGL030 device, all inputs and disabled outputs are
voltage tolerant up to 3.3 V.
Table 2-12 IGLOO Supported I/O Standards
AGL030
AGL060
AGL125
AGL250
AGL600
AGL1000
Single-Ended
LVTTL/LVCMOS 3.3 V, LVCMOS 2.5 V / 1.8 V / 1.5 V,
LVCMOS 2.5/5.0 V
3.3 V PCI/PCI-X
–
Differential
LVPECL, LVDS, BLVDS, M-LVDS
–
Table 2-13 VCCI Voltages and Compatible IGLOO Standards
VCCI and VMV (typical)
Compatible Standards
3.3 V
LVTTL/LVCMOS 3.3, PCI 3.3, PCI-X 3.3 LVPECL
2.5 V
LVCMOS 2.5, LVCMOS 2.5/5.0, LVDS, BLVDS, M-LVDS
1.8 V
LVCMOS 1.8
1.5 V
LVCMOS 1.5
相關PDF資料 |
PDF描述 |
|---|---|
| AGL10002-FGG484 | FPGA, 1000000 GATES, 200 MHz, PBGA484 |
| AGL10005-FFG144I | FPGA, 1000000 GATES, 250 MHz, PBGA144 |
| AGL10005-FFG144 | FPGA, 1000000 GATES, 250 MHz, PBGA144 |
| AGL10005-FFG256I | FPGA, 1000000 GATES, 250 MHz, PBGA144 |
| AGL10005-FFG256 | FPGA, 1000000 GATES, 250 MHz, PBGA144 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AGL1000V2-CS144 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology |
| AGL1000V2-CS144ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology |
| AGL1000V2-CS144I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology |
| AGL1000V2-CS144PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology |
| AGL1000V2-CS281 | 功能描述:IC FPGA 1KB FLASH 1M 281-CSP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:IGLOO 標準包裝:40 系列:SX-A LAB/CLB數:6036 邏輯元件/單元數:- RAM 位總計:- 輸入/輸出數:360 門數:108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27） |
發(fā)布緊急采購，3分鐘左右您將得到回復。