參數資料
型號: ATTINY2313-20MU
廠商: Atmel
文件頁數: 89/225頁
文件大小: 0K
描述: IC MCU AVR 2K FLASH 20-QFN
產品培訓模塊: MCU Product Line Introduction
tinyAVR Introduction
標準包裝: 490
系列: AVR® ATtiny
核心處理器: AVR
芯體尺寸: 8-位
速度: 20MHz
連通性: SPI,UART/USART
外圍設備: 欠壓檢測/復位,POR,PWM,WDT
輸入/輸出數: 18
程序存儲器容量: 2KB(1K x 16)
程序存儲器類型: 閃存
EEPROM 大?。?/td> 128 x 8
RAM 容量: 128 x 8
電壓 - 電源 (Vcc/Vdd): 2.7 V ~ 5.5 V
振蕩器型: 內部
工作溫度: -40°C ~ 85°C
封裝/外殼: 20-WFQFN 裸露焊盤
包裝: 托盤
產品目錄頁面: 612 (CN2011-ZH PDF)
配用: ATSTK600-DIP40-ND - STK600 SOCKET/ADAPTER 40-PDIP
ATAVRDRAGON-ND - KIT DRAGON FLASH MEM AVR
ATAVRISP2-ND - PROGRAMMER AVR IN SYSTEM
ATJTAGICE2-ND - AVR ON-CHIP D-BUG SYSTEM
其它名稱: Q2312268A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
2009 Microchip Technology Inc.
DS41341E-page 179
PIC16F72X/PIC16LF72X
17.2.4
ADDRESSING
Once the SSP module has been enabled, it waits for a
Start condition to occur. Following the Start condition,
the 8 bits are shifted into the SSPSR register. All
incoming bits are sampled with the rising edge of the
clock line (SCL).
17.2.4.1
7-bit Addressing
In 7-bit Addressing mode (Figure 17-10), the value of
register SSPSR<7:1> is compared to the value of reg-
ister SSPADD<7:1>. The address is compared on the
falling edge of the eighth clock (SCL) pulse. If the
addresses match, and the BF and SSPOV bits are
clear, the following events occur:
The SSPSR register value is loaded into the
SSPBUF register.
The BF bit is set.
An ACK pulse is generated.
SSP interrupt flag bit, SSPIF of the PIR1 register,
is set (interrupt is generated if enabled) on the
falling edge of the ninth SCL pulse.
17.2.4.2
10-bit Addressing
In 10-bit Address mode, two address bytes need to be
received by the slave (Figure 17-11). The five Most Sig-
nificant bits (MSbs) of the first address byte specify if it
is a 10-bit address. The R/W bit of the SSPSTAT regis-
ter must specify a write so the slave device will receive
the second address byte. For a 10-bit address, the first
byte would equal ‘1111 0 A9 A8 0’, where A9 and
A8 are the two MSbs of the address.
The sequence of events for 10-bit address is as follows
for reception:
1.
Load SSPADD register with high byte of address.
2.
Receive first (high) byte of address (bits SSPIF,
BF and UA of the SSPSTAT register are set).
3.
Read the SSPBUF register (clears bit BF).
4.
Clear the SSPIF flag bit.
5.
Update the SSPADD register with second (low)
byte of address (clears UA bit and releases the
SCL line).
6.
Receive low byte of address (bits SSPIF, BF and
UA are set).
7.
Update the SSPADD register with the high byte
of address. If match releases SCL line, this will
clear bit UA.
8.
Read the SSPBUF register (clears bit BF).
9.
Clear flag bit SSPIF.
If data is requested by the master, once the slave has
been addressed:
1.
Receive repeated Start condition.
2.
Receive repeat of high byte address with
R/W = 1, indicating a read.
3.
BF bit is set and the CKP bit is cleared, stopping
SCL and indicating a read request.
4.
SSPBUF is written, setting BF, with the data to
send to the master device.
5.
CKP is set in software, releasing the SCL line.
17.2.4.3
Address Masking
The Address Masking register (SSPMSK) is only
accessible while the SSPM bits of the SSPCON
register are set to ‘1001’. In this register, the user can
select which bits of a received address the hardware
will compare when determining an address match. Any
bit that is set to a zero in the SSPMSK register, the
corresponding bit in the received address byte and
SSPADD register are ignored when determining an
address match. By default, the register is set to all
ones, requiring a complete match of a 7-bit address or
the lower eight bits of a 10-bit address.
相關PDF資料
PDF描述
AT89LP4052-20XU IC 8051 MCU FLASH 4K 20TSSOP
AT89LP4052-20PU IC 8051 MCU FLASH 4K 20DIP
ATMEGA168V-10MQR MCU AVR 16KB FLASH 10MHZ 32QFN
ATTINY2313-20SU IC MCU AVR 2K FLASH 20SOIC
70295-002 GUIDE PIN
相關代理商/技術參數
參數描述
ATTINY2313-20MUR 功能描述:8位微控制器 -MCU AVR 2KB FLSH 128B EE 128B SRAM 1UART 20P RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
ATTINY231320PI 制造商:Atmel Corporation 功能描述:
ATtiny2313-20PI 功能描述:8位微控制器 -MCU AVR 2K FLSH 128B EE 128B SRAM 1 UART RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
ATTINY2313-20PJ 功能描述:IC MCU AVR 2K FLASH 20DIP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器, 系列:AVR® ATtiny 標準包裝:9 系列:87C 核心處理器:8051 芯體尺寸:8-位 速度:40/20MHz 連通性:UART/USART 外圍設備:POR,WDT 輸入/輸出數:32 程序存儲器容量:32KB(32K x 8) 程序存儲器類型:OTP EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4.5 V ~ 5.5 V 數據轉換器:- 振蕩器型:內部 工作溫度:0°C ~ 70°C 封裝/外殼:40-DIP(0.600",15.24mm) 包裝:管件
ATtiny2313-20PU 功能描述:8位微控制器 -MCU 2kB Flash 0.128kB EEPROM 18 I/O Pins RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT