- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17090 > C8051F350-TB (Silicon Laboratories Inc)PROTOTYPINGBOARDWITH C8051F350 PDF資料下載
參數(shù)資料
| 型號： | C8051F350-TB |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 21/234頁 |
| 文件大小： | 0K |
| 描述： | PROTOTYPINGBOARDWITH C8051F350 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | MCU |
| 適用于相關(guān)產(chǎn)品： | C8051F350 |
| 所含物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁
Rev. 1.1
117
C8051F350/1/2/3
14.2. Power-Fail Reset / VDD Monitor
When a power-down transition or power irregularity causes VDD to drop below VRST, the power supply
monitor will drive the /RST pin low and hold the CIP-51 in a reset state (see Figure 14.2). When VDD
returns to a level above VRST, the CIP-51 will be released from the reset state. Note that even though inter-
nal data memory contents are not altered by the power-fail reset, it is impossible to determine if VDD
dropped below the level required for data retention. If the PORSF flag reads ‘1’, the data may no longer be
valid. The VDD monitor is enabled and selected as a reset source after power-on resets; however its
defined state (enabled/disabled) is not altered by any other reset source. For example, if the VDD monitor
is disabled by software, and a software reset is performed, the VDD monitor will still be disabled after the
reset. To protect the integrity of Flash contents, it is strongly recommended that the VDD monitor
remain enabled and selected as a reset source if software contains routines which erase or write
Flash memory.
The VDD monitor must be enabled before it is selected as a reset source. Selecting the VDD monitor as a
reset source before it is enabled and stabilized may cause a system reset. The procedure for re-enabling
the VDD monitor and configuring the VDD monitor as a reset source is shown below:
Step 1. Enable the VDD monitor (VDMEN bit in VDM0CN = ‘1’).
Note: This delay should be omitted if software contains routines which erase or
write Flash memory.
Step 3. Select the VDD monitor as a reset source (PORSF bit in RSTSRC = ‘1’).
See Figure 14.2 for VDD monitor timing; note that the reset delay is not incurred after a VDD monitor reset.
SFR Definition 14.1. VDM0CN: VDD Monitor Control
Bit7:
VDMEN: VDD Monitor Enable.
This bit is turns the VDD monitor circuit on/off. The VDD Monitor cannot generate system
resets until it is also selected as a reset source in register RSTSRC (SFR Definition 14.2).
The VDD Monitor must be allowed to stabilize before it is selected as a reset source. Select-
ing the VDD monitor as a reset source before it has stabilized may generate a system
0: VDD Monitor Disabled.
1: VDD Monitor Enabled (default).
Bit6:
VDD STAT: VDD Status.
This bit indicates the current power supply status (VDD Monitor output).
0: VDD is at or below the VDD monitor threshold.
1: VDD is above the VDD monitor threshold.
Bits5–0: Reserved. Read = Variable. Write = don’t care.
R/W
R
Reset Value
VDMEN
VDDSTAT Reserved Reserved Reserved Reserved Reserved Reserved
Variable
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
SFR Address:
0xFF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GEM25DTKT-S288 | CONN EDGECARD 50POS .156 EXTEND |
| RMC07DRXI | CONN EDGECARD 14POS DIP .100 SLD |
| VI-BT0-EY | CONVERTER MOD DC/DC 5V 50W |
| SDR-40-49 | SCOTCH CODE REFILL # 40-49 |
| EBC17DRAI | CONN EDGECARD 34POS R/A .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| C8051F350-TB-K | 功能描述:PROTOTYPINGBOARDWITH C8051F350 制造商:silicon labs 系列:- 零件狀態(tài):在售 板類型:評估平臺 類型:MCU 8-位 核心處理器:8051 操作系統(tǒng):- 平臺:- 配套使用產(chǎn)品/相關(guān)產(chǎn)品:C8051F35x 安裝類型:固定 內(nèi)容:板 標(biāo)準(zhǔn)包裝:1 |
| C8051F351 | 功能描述:8位微控制器 -MCU 24-bit ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| C8051F351GM | 制造商:Silicon Laboratories Inc 功能描述: |
| C8051F351-GM | 功能描述:8位微控制器 -MCU 24-bit ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| C8051F351-GMR | 功能描述:8位微控制器 -MCU 24-bit ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。