- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9008 > CS4334-KSZ (Cirrus Logic Inc)IC DAC STER 24BIT 96KHZ 8-SOIC PDF資料下載
參數(shù)資料
| 型號： | CS4334-KSZ |
| 廠商： | Cirrus Logic Inc |
| 文件頁數(shù)： | 2/25頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAC STER 24BIT 96KHZ 8-SOIC |
| 標(biāo)準(zhǔn)包裝： | 100 |
| 位數(shù)： | 24 |
| 數(shù)據(jù)接口： | 串行 |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 電壓電源： | 單電源 |
| 功率耗散（最大）： | 104mW |
| 工作溫度： | -10°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 8-SOIC（0.154"，3.90mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 8-SOIC |
| 包裝： | 管件 |
| 輸出數(shù)目和類型： | 2 電壓，單極 |
| 采樣率（每秒）： | 96k |
| 產(chǎn)品目錄頁面： | 756 (CN2011-ZH PDF) |
| 配用： | 598-1510-ND - BOARD EVAL FOR CS4334 CODEC |
| 其它名稱： | 598-1046-5 |
10
CS4334/5/8/9
SWITCHING CHARACTERISTICS
Notes:
9.
In Internal SCLK Mode, the Duty Cycle must be 50%
1/2 MCLK Period.
10. The SCLK / LRCK ratio may be either 32, 48, or 64. This ratio depends on part type and MCLK/LRCK
ratio. (See figures Figures 10-13)
Parameters
Symbol
Min
Typ
Max
Units
Input Sample Rate
Fs
2
-
100
kHz
MCLK Pulse Width High
MCLK/LRCK = 512
10
-
1000
ns
MCLK Pulse Width Low
MCLK/LRCK = 512
10
-
1000
ns
MCLK Pulse Width High
MCLK / LRCK = 384 or 192
21
-
1000
ns
MCLK Pulse Width Low
MCLK / LRCK = 384 or 192
21
-
1000
ns
MCLK Pulse Width High
MCLK / LRCK = 256 or 128
31
-
1000
ns
MCLK Pulse Width Low
MCLK / LRCK = 256 or 128
31
-
1000
ns
External SCLK Mode
LRCK Duty Cycle (External SCLK only)
40
50
60
%
SCLK Pulse Width Low
tsclkl
20
-
ns
SCLK Pulse Width High
tsclkh
20
-
ns
SCLK Period
Base-Rate Mode
MCLK / LRCK = 512, 256 or 384
tsclkw
--
ns
SCLK Period
High-Rate Mode
MCLK / LRCK = 128 or 192
tsclkw
--
ns
SCLK rising to LRCK edge delay
tslrd
20
-
ns
SCLK rising to LRCK edge setup time
tslrs
20
-
ns
SDATA valid to SCLK rising setup time
tsdlrs
20
-
ns
SCLK rising to SDATA hold time
tsdh
20
-
ns
Internal SCLK Mode
LRCK Duty Cycle (Internal SCLK only)
-50
-
%
SCLK Period
tsclkw
--
ns
SCLK rising to LRCK edge
tsclkr
--
s
SDATA valid to SCLK rising setup time
tsdlrs
--
ns
SCLK rising to SDATA hold time
MCLK / LRCK = 512, 256 or 128
tsdh
--
ns
SCLK rising to SDATA hold time
MCLK / LRCK = 384 or 192
tsdh
--
ns
1
128
Fs
----------------------
1
64
Fs
-------------------
1
SCLK
-----------------
tsclkw
2
------------------
1
512
Fs
----------------------10
+
1
512
Fs
----------------------15
+
1
384
Fs
----------------------15
+
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| D38999/24MH21PN | CONN RCPT 21POS JAM NUT W/PINS |
| VE-J5Y-MZ-F3 | CONVERTER MOD DC/DC 3.3V 16.5W |
| VE-B0M-MY-F3 | CONVERTER MOD DC/DC 10V 50W |
| MPC92429EIR2 | IC SYNTHESIZER LVPECL 28-PLCC |
| VE-B0M-MY-F2 | CONVERTER MOD DC/DC 10V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CS4334-KSZR | 功能描述:數(shù)模轉(zhuǎn)換器- DAC IC 8-Pin 24Bit 96kHz Stereo DAC RoHS:否 制造商:Texas Instruments 轉(zhuǎn)換器數(shù)量:1 DAC 輸出端數(shù)量:1 轉(zhuǎn)換速率:2 MSPs 分辨率:16 bit 接口類型:QSPI, SPI, Serial (3-Wire, Microwire) 穩(wěn)定時間:1 us 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:SOIC-14 封裝:Tube |
| CS4335 | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter |
| CS4335-BS | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter |
| CS4335-DS | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter |
| CS4335-DSZ | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。