- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298975 > CY37128VP160-200UXC (Cypress Semiconductor Corp.) BATT SEALED LEAD ACID 12V 12AH PDF資料下載
參數(shù)資料
| 型號： | CY37128VP160-200UXC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | BATT SEALED LEAD ACID 12V 12AH |
| 中文描述： | 為5V，3.3V，ISRTM高性能的CPLD |
| 文件頁數(shù)： | 9/64頁 |
| 文件大?。?/td> | 1798K |
| 代理商： | CY37128VP160-200UXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
Ultra37000 CPLD Family
Document #: 38-03007 Rev. *D
Page 17 of 64
Parameter[11]
VX
Output Waveform—Measurement Level
tER(–)
1.5V
tER(+)
2.6V
tEA(+)
1.5V
tEA(–)
Vthe
(d) Test Waveforms
VOH
VX
0.5V
VOL
VX
0.5V
VX
VOH
0.5V
VX
VOL
0.5V
Switching Characteristics Over the Operating Range [12]
Parameter
Description
Unit
Combinatorial Mode Parameters
tPD
Input to Combinatorial Output
ns
tPDL
Input to Output Through Transparent Input or Output Latch
ns
tPDLL
Input to Output Through Transparent Input and Output Latches
ns
tEA
Input to Output Enable
ns
tER
Input to Output Disable
ns
Input Register Parameters
tWL
Clock or Latch Enable Input LOW Time[8]
ns
tWH
Clock or Latch Enable Input HIGH Time[8]
ns
tIS
Input Register or Latch Set-up Time
ns
tIH
Input Register or Latch Hold Time
ns
tICO
Input Register Clock or Latch Enable to Combinatorial Output
ns
tICOL
Input Register Clock or Latch Enable to Output Through Transparent Output Latch
ns
Synchronous Clocking Parameters
tCO
Synchronous Clock (CLK0, CLK1, CLK2, or CLK3) or Latch Enable to Output
ns
tS
Set-Up Time from Input to Sync. Clk (CLK0, CLK1, CLK2, or CLK3) or Latch Enable
ns
tH
Register or Latch Data Hold Time
ns
tCO2
Output Synchronous Clock (CLK0, CLK1, CLK2, or CLK3) or Latch Enable to Combinatorial Output
Delay (Through Logic Array)
ns
tSCS
Output Synchronous Clock (CLK0, CLK1, CLK2, or CLK3) or Latch Enable to Output Synchronous
Clock (CLK0, CLK1, CLK2, or CLK3) or Latch Enable (Through Logic Array)
ns
tSL
Set-Up Time from Input Through Transparent Latch to Output Register Synchronous Clock (CLK0
CLK1, CLK2, or CLK3) or Latch Enable
ns
tHL
Hold Time for Input Through Transparent Latch from Output Register Synchronous Clock (CLK0,
CLK1, CLK2, or CLK3) or Latch Enable
ns
Notes:
11. tER measured with 5-pF AC Test Load and tEA measured with 35-pF AC Test Load.
12. All AC parameters are measured with two outputs switching and 35-pF AC Test Load.
13. Logic Blocks operating in Low-Power Mode, add tLP to this spec.
14. Outputs using Slow Output Slew Rate, add tSLEW to this spec.
15. When VCCO = 3.3V, add t3.3IO to this spec.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY37128VP208-200UXC | BATT SEALED LEAD ACID 12V 20AH |
| CY37256VP160-200UXC | BATTERY SEALED LEAD ACID 6V 12AH |
| CY37256VP208-200UXC | BATT SEALED LEAD ACID 12V 28AH |
| CY3732VP208-200UXC | BATT SEALED LEAD ACID 6V 13AH |
| CY37384VP160-200UXC | BATTERY SLA 6V 12AH .250 TERM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY37128VP160-200YXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP160-66AXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP160-66BAXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP160-66BGXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP160-66JXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。