參數(shù)資料
型號: CY37384VP208-200UXC
廠商: Cypress Semiconductor Corp.
英文描述: BATTERY SEALED LEAD ACID 12V 3AH
中文描述: 為5V,3.3V,ISRTM高性能的CPLD
文件頁數(shù): 15/64頁
文件大?。?/td> 1798K
代理商: CY37384VP208-200UXC
Ultra37000 CPLD Family
Document #: 38-03007 Rev. *D
Page 22 of 64
Switching Waveforms (continued)
Registered Input
tIS
REGISTERED
INPUT
INPUT REGISTER
CLOCK
tICO
COMBINATORIAL
OUTPUT
tIH
CLOCK
tWL
tWH
Clock to Clock
INPUT REGISTER
CLOCK
OUTPUT
REGISTER CLOCK
tSCS
tICS
Latched Input
tIS
LATCHED INPUT
LATCH ENABLE
tICO
COMBINATORIAL
OUTPUT
tIH
tPDL
tWL
tWH
LATCH ENABLE
相關PDF資料
PDF描述
CY37384VP208-83UXC 5V, 3.3V, ISRTM High-Performance CPLDs
CY37384VP256-143YXC 5V, 3.3V, ISRTM High-Performance CPLDs
CY37384VP256-154AXC 5V, 3.3V, ISRTM High-Performance CPLDs
CY37384VP256-154BAXC 5V, 3.3V, ISRTM High-Performance CPLDs
CY37384VP256-154BBXC 5V, 3.3V, ISRTM High-Performance CPLDs
相關代理商/技術參數(shù)
參數(shù)描述
CY37512P208-100NI 制造商:Cypress Semiconductor 功能描述:
CY37512P208-100NXI 功能描述:IC CPLD 512 MACROCELL 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD(復雜可編程邏輯器件) 系列:Ultra37000™ 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP(28x28) 包裝:托盤
CY37512P208-125NC 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 125MHz 5V 208-Pin PQFP 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 125MHz CMOS Technology 5V 208-Pin PQFP
CY37512P208-125NXC 功能描述:IC CPLD 512 MACROCELL 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD(復雜可編程邏輯器件) 系列:Ultra37000™ 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP(28x28) 包裝:托盤
CY37512P208-83NC 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz 5V 208-Pin PQFP