- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378502 > CY7C1380BV25-200BGC (CYPRESS SEMICONDUCTOR CORP) 512K x 36 / 1 Mb x 18 Pipelined SRAM PDF資料下載
參數(shù)資料
| 型號： | CY7C1380BV25-200BGC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 512K x 36 / 1 Mb x 18 Pipelined SRAM |
| 中文描述： | 512K X 36 CACHE SRAM, 3 ns, PBGA119 |
| 封裝： | 14 X 22 MM, 2.40 MM HEIGHT, PLASTIC, BGA-119 |
| 文件頁數(shù)： | 8/30頁 |
| 文件大小： | 860K |
| 代理商： | CY7C1380BV25-200BGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
CY7C1380BV25
CY7C1382BV25
PRELIMINARY
8
Asserting ADV LOW at clock rise will automatically increment
the burst counter to the next address in the burst sequence.
Both read and write burst operations are supported.
Sleep Mode
The ZZ input pin is an asynchronous input. Asserting ZZ plac-
es the SRAM in a power conservation “sleep” mode. Two clock
cycles are required to enter into or exit from this “sleep” mode.
While in this mode, data integrity is guaranteed. Accesses
pending when entering the “sleep” mode are not considered
valid nor is the completion of the operation guaranteed. The
device must be deselected prior to entering the “sleep” mode.
CEs, ADSP and ADSC must remain inactive for the duration
of t
ZZREC
after the ZZ input returns LOW.
Interleaved Burst Sequence
First
Address
A
[1:0]]
00
01
10
11
Second
Address
A
[1:0]
01
00
11
10
Third
Address
A
[1:0]
10
11
00
01
Fourth
Address
A
[1:0]
11
10
01
00
Linear Burst Sequence
First
Address
A
[1:0]
00
01
10
11
Second
Address
A
[1:0]
01
10
11
00
Third
Address
A
[1:0]
10
11
00
01
Fourth
Address
A
[1:0]
11
00
01
10
ZZ Mode Electrical Characteristics
Parameter
Description
Test Conditions
Min.
Max.
Unit
I
DDZZ
Snooze mode
standby current
ZZ
>
V
DD
0.2V
15
mA
t
ZZS
Device operation to
ZZ
ZZ
>
V
DD
0.2V
2t
CYC
ns
t
ZZREC
ZZ recovery time
ZZ
<
0.2V
2t
CYC
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C1382BV25 | 512K x 36 / 1 Mb x 18 Pipelined SRAM |
| CY7C1382BV25-133AC | 512K x 36 / 1 Mb x 18 Pipelined SRAM |
| CY7C1382BV25-133BGC | 512K x 36 / 1 Mb x 18 Pipelined SRAM |
| CY7C1381C | 18-Mb (512K x 36/1M x 18) Flow-Through SRAM |
| CY7C1381C-117AC | 18-Mb (512K x 36/1M x 18) Flow-Through SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C1380C-133AC | 功能描述:IC SRAM 18MBIT 133MHZ 100LQFP RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:96 系列:- 格式 - 存儲(chǔ)器:閃存 存儲(chǔ)器類型:FLASH 存儲(chǔ)容量:16M（2M x 8，1M x 16） 速度:70ns 接口:并聯(lián) 電源電壓:2.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-TFSOP（0.724"，18.40mm 寬） 供應(yīng)商設(shè)備封裝:48-TSOP 包裝:托盤 |
| CY7C1380C-150AC | 制造商:Cypress Semiconductor 功能描述:16MB (512KX36) 3.3V SYNC-PIPE (SINGLE CYCLE DESELECT) SRAM - Bulk |
| CY7C1380C-167AC | 功能描述:IC SRAM 18MBIT 167MHZ 100LQFP RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:96 系列:- 格式 - 存儲(chǔ)器:閃存 存儲(chǔ)器類型:FLASH 存儲(chǔ)容量:16M（2M x 8，1M x 16） 速度:70ns 接口:并聯(lián) 電源電壓:2.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-TFSOP（0.724"，18.40mm 寬） 供應(yīng)商設(shè)備封裝:48-TSOP 包裝:托盤 |
| CY7C1380C-167BGC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1380C-167BGCT | 制造商:Cypress Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。