VHDL有關(guān)的書(shū)籍
Verilog中模組（module)的概念
active hdl與Foundation
硅分析（Virtuoso Silicon Analysis）
從netlist中查找subckt
ESD分析Part(1)
用calibre比較兩個(gè)Layout
DRACULA中做LVL
畫(huà)圖習(xí)慣與速度
歐位圖輔助畫(huà)圖法
Dracula 描述部分(D-F)
使用Calibre做LVL Check
Dracula 描述部分(A-C)
畫(huà)STD. CELL點(diǎn)線輔助法
Mapping file的使用
在PC機(jī)上運(yùn)行cadence
關(guān)于 .cdsenv 的小技巧
Issues in RF IC Design: Lecture 33
高功率870nm和940nm紅外線發(fā)射器
成功模擬設(shè)計(jì)源自一頭白發(fā)
NS推出減少信號(hào)抖動(dòng)的LVDS緩沖器 可提供15kV的靜電釋放保護(hù)
可實(shí)現(xiàn)更小有源箝位的高壓P溝道MOSFET
HARTING推出B+結(jié)構(gòu)壓入式AMC連接器 適用于AdvancedTCA
analog IC design
CMOS集成電路工藝 體硅CMOS工藝設(shè)計(jì)中阱工藝的選擇
集成電路核心關(guān)鍵字解釋
集成電路分類
微電子的作用
集成電路的無(wú)生產(chǎn)線設(shè)計(jì)與代工制造之間的關(guān)系
集成電路歷史回眸
雙極型器件layout一覽
EEPROM工作原理是怎樣的？
關(guān)于MOS的dummy問(wèn)題
Virtuoso非正常退出時(shí)版圖的恢復(fù)
版圖設(shè)計(jì)常見(jiàn)問(wèn)題
傳統(tǒng)AP＆R的思路
繪制inverter 掩膜版圖的一些準(zhǔn)備工作
Antenna Effect?
建立版圖文件
Dracula 描述部分(G-H)
畫(huà)standard cell的注意點(diǎn)
繪制版圖
LVS文件的介紹
版圖提取文件的介紹
Diva 驗(yàn)證工具使用說(shuō)明
DRC 規(guī)則文件的編寫(xiě)
印制板技術(shù)水平的標(biāo)志
LVS check的一點(diǎn)經(jīng)驗(yàn)體會(huì)
layout布局經(jīng)驗(yàn)總結(jié)
Virtuso Layout Editor 快捷鍵歸納
買賣網(wǎng)電子技術(shù)資料、開(kāi)發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào) 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086