常規(guī)制版工藝
光刻底版及其制備
隔離工藝與原理
隔離工藝
表面鈍化工藝及原理概述
二氧化硅-硅系統(tǒng)中的電荷
表面內(nèi)電極接觸與互連
Verilog HDL中reg寄存器類型
Integer寄存器類型
Verilog HDL操作數(shù)
Verilog HDL無符號數(shù)和有符號數(shù)
按位操作符
Verilog HDL歸約操作符
Verilog HDL連接和復(fù)制操作
Verilog HDL的多輸入門
Verilog HDL的多輸出門
Verilog HDL隱式線網(wǎng)
Verilog HDL主從觸發(fā)器舉例
Verilog HDL奇偶電路
集成晶體管的版圖設(shè)計
Verilog HDL 結(jié)構(gòu)建模--模塊定義結(jié)構(gòu)
Verilog HDL 行為建模
Verilog HDL行為建模--- 順序語句塊
IITC關(guān)注的下一代低k介質(zhì)材料
銅線上使用鈷封層的優(yōu)越性
薄膜生長中的表面動力學(xué)間題
硅－硅直接鍵合工藝機(jī)理和模擬的研究
鍍銀銅粉導(dǎo)電涂料的制備及腐蝕失效研究
靈活的互連設(shè)計
推動串行互連革命
Mellanox 公司突破 10Gb/s 高速互連產(chǎn)品的價格壁壘
我國微電子發(fā)展概況
IC設(shè)計業(yè)面對嚴(yán)峻形勢
SBD在TTL中起到的嵌位作用
場區(qū)寄生MOSFET
晶閘管的外形結(jié)構(gòu)
版圖設(shè)計的準(zhǔn)備工作
退火
二氧化硅層的主要作用
氧化及熱處理
SiO2的制備方法
CVD
PVD
銅制程技術(shù)
化學(xué)機(jī)械研拋光技術(shù)(CMP)
鈍化工藝
IC生產(chǎn)線模式
標(biāo)準(zhǔn)工藝加工線 (Foundry)
標(biāo)準(zhǔn)加工線用戶
版圖設(shè)計過程：由底向上過程
買賣網(wǎng)電子技術(shù)資料、開發(fā)技術(shù)
由北京輝創(chuàng)互動信息技術(shù)有限公司獨家運營
粵ICP備14064281號 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086