最小面積晶體管
集成npn管的版圖設(shè)計
MOSFET的結(jié)構(gòu)及基本工作原理
MOS晶的閾值電壓VT
MOS晶體管的跨導(dǎo)gm
MOS晶體管的襯底偏置效應(yīng)
CMOS反相器傳輸特性與工作區(qū)劃分
n-Si和p-Si體內(nèi)遷移率
靜態(tài)內(nèi)部倒相器的設(shè)計
按比例縮小理論
TTL和LSTTL版圖舉例
The Test Flow of IC Development
IC Testing Items
面向未來的IC設(shè)計方法
規(guī)則設(shè)計(Regularity)
硬件描述語言
設(shè)計方法學(xué)
Verilog HDL 簡介
Verilog HDL發(fā)展歷史
Verilog HDL 語言概述
Verilog HDL 的書寫格式
Verilog HDL 按位邏輯運算符
Verilog HDL 條件運算符
The silicon direct bonding (SDB)
硅片鍵合技術(shù)的分類
金-硅共熔鍵合
玻璃靜電鍵合
硅-硅直接鍵合技術(shù)的特點和發(fā)展
親水鍵合的工藝過程
疏水硅-硅直接鍵合
Si-Ge共熔鍵合
硅-硅直接鍵合單項工藝的發(fā)展
SOI的發(fā)展和特點
鍵合SOI
智能剝離技術(shù)（Smart-cut）
硅-硅直接鍵合技術(shù)在MEMS上的進展
mems表面犧牲層
什么是IP產(chǎn)業(yè)
IP產(chǎn)業(yè)目的和意義
國際IP產(chǎn)業(yè)的發(fā)展狀況
國內(nèi)IP產(chǎn)業(yè)的發(fā)展狀況
IP核的市場前景分析
SystemVerilog語言簡介(四)
雜質(zhì)分布的計算模擬
界面本征氧化層對雜質(zhì)分布的影響
硅-硅直接鍵合的界面應(yīng)力
鍵合應(yīng)力的基本模型
薄膜的鍵合應(yīng)力
擴散系數(shù)隨雜質(zhì)濃度變化時的雜質(zhì)分布
BiCMOS 模擬工藝技術(shù)
買賣網(wǎng)電子技術(shù)資料、開發(fā)技術(shù)
由北京輝創(chuàng)互動信息技術(shù)有限公司獨家運營
粵ICP備14064281號 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086