- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376723 > DJIXFEAD0QE001 (Intel Corp.) Advanced 8-Port 10/100 Mbps PHY Transceivers PDF資料下載
參數(shù)資料
| 型號： | DJIXFEAD0QE001 |
| 廠商： | Intel Corp. |
| 英文描述： | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| 中文描述： | 先進的8端口10/100 Mbps的物理層收發(fā)器 |
| 文件頁數(shù)： | 209/226頁 |
| 文件大?。?/td> | 1575K |
| 代理商： | DJIXFEAD0QE001 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁當前第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
Datasheet
Document Number: 249241
Revision Number: 007
Revision Date: August 28, 2003
211
Table 94. Interrupt Enable Register (Address 18, Hex 12)
Bit
Name
Description
Type
1
Default
15:14
2
RxFIFO Initial
Fill
00 =Reserved
01 =Low, 16 bits
10 =Normal, 32 bits (default)
11 = Jumbo packets, 128 bits
R/W
LSHR
4,5
13
SFD Frame
Alignment
(RxDV asserts
with CRS when
enabled)
10 Mbps
When Register bit 16.5 = 1, preamble is
not suppressed.
R/W
0
0 = Disabled
1 = Enabled
When Register bit 16.5 = 0, SFD is always
aligned, and preamble is suppressed.
100 Mbps
0 = Disabled
1 = Enabled
R/W
0
When enabled, all but one byte of
preamble is suppressed.
12:9
Reserved
Write as 0, ignore on Read
R/W
0000
8
CNTRMSK
Mask for Counter Full
0 = Do not allow event to cause interrupt
1 = Enable event to cause interrupt
R/W
0
7
ANMSK
Mask for Auto-Negotiate Complete
0 = Do not allow event to cause interrupt
1 = Enable event to cause interrupt
R/W
0
6
SPEEDMSK
Mask for Speed Interrupt
0 = Do not allow event to cause interrupt
1 = Enable event to cause interrupt
R/W
0
5
DUPLEXMSK
Mask for Duplex Interrupt
0 = Do not allow event to cause interrupt
1 = Enable event to cause interrupt
R/W
0
4
LINKMSK
Mask for Link Status Interrupt
0 = Do not allow event to cause interrupt
1 = Enable event to cause interrupt
R/W
0
3
ISOLMSK
Mask for Isolate Interrupt
0 = Do not allow event to cause interrupt
1 = Enable event to cause interrupt
R/W
0
2
Reserved
Write as 0, ignore on Read
R/W
0
1
INTEN
0 = Disable interrupts on this port
1 = Enable interrupts on this port
R/W
0
0
TINT
0 = Normal operation
1 = Test force interrupt on MDINT
R/W
0
1. R/W = Read/Write
2. In 10 Mbps operation, Register bit 18.13 = 1 cannot be used when Register bits 18.15:14 = “11” and in
RMII mode, Registers bits 18.15:14 = “11” or “10” cannot be used because the minimum Inter Gap Packet
becomes less than specified in the *IEEE 802.3 specification.
3. SFD Frame Alignment is applicable to SMII and SS-SMII only.
4.
LSHR = Default value is derived from a single device input pin state or a group of device input pin states as
the pin(s) are latched at startup or hardware reset
5. Default values are set by hardware configuration pins FIFOSEL1 and FIFOSEL0 (see
Table 17, “Intel
LXT9785/LXT9785E Receive FIFO Depth Considerations” on page 50
).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DJIXFEAD0SE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFEAD0SE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFECD0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFECD0QE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFECD0SE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DJIXFEAD0SE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFEAD0SE001 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFECD0QE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFECD0QE001 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXFECD0SE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。