參數(shù)資料
型號: DJIXFEED0SE001
廠商: Intel Corp.
英文描述: Advanced 8-Port 10/100 Mbps PHY Transceivers
中文描述: 先進的8端口10/100 Mbps的物理層收發(fā)器
文件頁數(shù): 206/226頁
文件大?。?/td> 1575K
代理商: DJIXFEED0SE001
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁當前第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
208
Datasheet
Document Number: 249241
Revision Number: 007
Revision Date: August 28, 2003
9
Reserved
Write as 0, ignore on Read.
R/W
0
8
TP Loopback
(10BASE-T)
0 = Normal operation
1 = Disable twisted-pair loopback during half-duplex
operation
Note:
Valid function in SMII and S-SMII modes only.
R/W
1
7
Reserved
Write as 1, ignore on Read
R/W
1
6
Reserved
Write as 0, ignore on Read
R/W
0
5
Preamble Enable
10 Mbps
0 = No preamble (default)
1 = Preamble enabled
NOTE:
Default for BGA15 package is 0.
R/W
LSHR
2,4
100
Mbps
No effect
N/A
4
Reserved
Write as 0, ignore on Read
R/W
0
3
Reserved
Write as 0, ignore on Read
R/W
0
2
Far End Fault
Transmission
Enable
0 = Disable Far End Fault transmission
1 = Enable Far End Fault transmission
R/W
1
Invalid for
BGA15
Write as '0', ignore on Read (BGA15).
1
Reserved
Write as 0, ignore on Read.
R/W
0
0
Fiber Select
5
0 = Select twisted-pair mode for this port
1 = Select fiber mode for this port
R/W
LSHR
2,3
Reserved for
BGA15
Write as '0', ignore on Read (BGA15).
NOTE:
Default for BGA15 is 0.
Table 92. Port Configuration Register (Address 16, Hex 10) (Sheet 2 of 2)
Bit
Name
Description
Type
1
Default
1. R/W = Read/Write
2. LSHR = Default value is derived from a single device input pin state or a group of device input pin states as
the pin(s) are latched at startup or hardware reset.
3. The default value of Register bit 16.0 is determined by the G_FX/TP pin.
If G_FX/TP is tied Low, the default value of Register bit 16.0 = 0. If G_FX/TP is not tied Low, the default
value of Register bit 16.0 = 1. The BGA15 package does not have a G_FX/TP hardware configuration pin.
4. The default value of Register bit 16.5 is determined by the PREASEL pin. The BGA15 package does not
have a PREASEL hardware configuration pin and has a default of 0.
5. The BGA15 package does not support fiber. Default for the BGA15 package is 0.
6. NA means the bits do not have a default value and may initially contain any value.
相關(guān)PDF資料
PDF描述
DJIXFLAD0QE000 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLAD0QE001 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLAD0SE000 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLAD0SE001 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXPEED0QE000 Advanced 8-Port 10/100 Mbps PHY Transceivers
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DJIXFLAD0QE000 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLAD0QE001 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLAD0SE000 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLAD0SE001 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLCD0QE000 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers