- 您現在的位置：買賣IC網 > PDF目錄376723 > DJIXPLED0SE001 (Intel Corp.) Advanced 8-Port 10/100 Mbps PHY Transceivers PDF資料下載
參數資料
| 型號： | DJIXPLED0SE001 |
| 廠商： | Intel Corp. |
| 英文描述： | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| 中文描述： | 先進的8端口10/100 Mbps的物理層收發(fā)器 |
| 文件頁數： | 127/226頁 |
| 文件大?。?/td> | 1575K |
| 代理商： | DJIXPLED0SE001 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁當前第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
Datasheet
Document Number: 249241
Revision Number: 007
Revision Date: August 28, 2003
129
Intel recommends that a minimum recovery time be allowed after bringing up a port from software
or hardware reset. The recovery times are specified in
Table 80, “Intel LXT9785/LXT9785E
Power-Up Timing Parameters” on page 198
4.5.5
Hardware Configuration Settings
The LXT9785/LXT9785E provides a hardware option to set the initial device configuration. The
hardware option uses three Global CFG pins that provide control for all ports (see
Table 42
).
4.6
Link Establishment
4.6.1
Auto-Negotiation
The LXT9785/LXT9785E attempts to auto-negotiate with its link partner by sending Fast Link
Pulse (FLP) bursts. Each burst consists of 33 link pulses spaced 62.5
μ
s apart. Odd link pulses
(clock pulses) are always present. Even link pulses (data pulses) may also be present or absent to
indicate a “1” or a “0”. Each FLP burst exchanges 16 bits of data, referred to as a “page”. All
devices that support auto-negotiation must implement the “Base Page”, defined by IEEE 802.3
(registers 4 and 5). The LXT9785/LXT9785E also supports the optional “Next Page” function
(registers 7 and 8).
4.6.1.1
Base Page Exchange
By exchanging Base Pages, the LXT9785/LXT9785E and its link partner communicate their
capabilities to each other. Both sides must receive at least three identical base pages for negotiation
to proceed. Each side finds their highest common capabilities, exchange more pages, and agree on
the operating state of the line.
Table 42. Intel
LXT9785/9785E Global Hardware Configuration Settings
Desired Mode
CFG
Pin Settings
1
Resulting Register Bit Values
AutoNeg
Speed
Duplex
1
2
3
0.12
0.13
0.8
4.8
4.7
4.6
4.5
Disabled
10
Half
Low
Low
Low
0
0
0
N/A
Auto-Negotiation
Advertisement
Full
Low
Low
High
1
100
Half
Low
High
Low
1
0
Full
Low
High
High
1
Enabled
100
Half
High
Low
Low
1
1
0
0
1
0
0
Full/Half
High
Low
High
1
0
1
1
10/100
Half
High
High
Low
1
0
0
1
0
1
Full/Half
High
High
High
1
0
1
1
1
1
1. Refer to
Table 5, “Intel LXT9785/LXT9785E RMII Signal Descriptions – PQFP” on page 36
through
Table 17, “Intel LXT9785/LXT9785E Receive FIFO Depth Considerations” on page 50
Table 24, “Intel
LXT9785/LXT9785E RMII Signal Descriptions – BGA23” on page 82
through
Table 36, “Intel LXT9785/
LXT9785E Receive FIFO Depth Configurations” on page 97
, and
Table 39, “Intel LXT9785 BGA15 Signal
Descriptions” on page 109
for CFG pin assignments.
相關PDF資料 |
PDF描述 |
|---|---|
| DJIXPPAD0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPAD0QE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPAD0SE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPAD0SE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPCD0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DJIXPPAD0QE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPAD0QE001 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPAD0SE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPAD0SE001 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXPPCD0QE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
發(fā)布緊急采購，3分鐘左右您將得到回復。