- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376803 > DM9348 PDF資料下載
參數(shù)資料
| 型號(hào)： | DM9348 |
| 文件頁數(shù)： | 27/158頁 |
| 文件大?。?/td> | 2668K |
| 代理商： | DM9348 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁
Switching Characteristics
V
CC
e a
5.0V, T
A
e a
25
§
C (See Section 1 for waveforms and load configurations)
Symbol
Parameter
C
L
e
15 pF
Units
Min
Max
t
PLH
t
PHL
Propagation Delay
E to Q
n
24
24
ns
t
PLH
t
PHL
Propagation Delay
D
n
to Q
n
12
24
ns
t
PLH
Propagation Delay
MR to Q
n
18
ns
t
PHL
Propagation Delay
S
n
to Q
n
24
ns
Functional Description
The ’9314 consists of four latches with a common active
LOW Enable input and active LOW Master Reset input.
When the Enable goes HIGH, data present in the latches is
stored and the state of the latch is no longer affected by the
S
n
and D
n
inputs. The Master Reset when activated over-
rides all other input conditions forcing all latch outputs LOW.
Each of the four latches can be operated in one of two
modes:
D-TYPE LATCHDFor D-type operation the S input of a latch
is held LOW. While the common Enable is active the latch
output follows the D input. Information present at the latch
output is stored in the latch when the Enable goes HIGH.
SET/RESET LATCHDDuring set/reset operation when the
common Enable is LOW a latch is reset by a LOW on the D
input, and can be set by a LOW on the S input if the D input
is HIGH. If both S and D inputs are LOW, the D input will
dominate and the latch will be reset. When the Enable goes
HIGH, the latch remains in the last state prior to disable-
ment. The two modes of latch operation are shown in the
Truth Table.
Truth Table
MR
E
D
S
Q
n
Operation
H
H
H
L
L
H
L
H
X
L
L
X
L
H
D Mode
Q
n
b
1
H
H
H
H
H
L
L
L
L
H
L
H
L
H
X
L
L
H
H
X
L
H
L
R/S Mode
Q
n
b
1
Q
n
b
1
L
X
X
X
L
Reset
H
e
HIGH Voltage Level
L
e
LOW Voltage Level
X
e
Immaterial
Q
n
b
1
e
Previous Output State
Q
n
e
Present Output State
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DM93L00 | |
| DM93L01 | |
| DM93L08 | |
| DM93L09 | |
| DM93L10 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DM9348J/883 | 制造商:National Semiconductor Corporation 功能描述:Parity Generator/Checker 12-Bit 16-Pin CDIP 制造商:National Semiconductor 功能描述:Parity Generator/Checker 12-Bit 16-Pin CDIP |
| DM9348J883 | 制造商:Texas Instruments 功能描述:* |
| DM9348J883QS | 制造商:NATIONAL 功能描述:NEW |
| DM9348W/883 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| DM9368 | 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:7-Segment Decoder/Driver/Latch with Constant Current Source Outputs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。