- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9752 > DS21458N+ (Maxim Integrated Products)IC LIU QUAD T1/E1/J1 256-CSBGA PDF資料下載
參數(shù)資料
| 型號： | DS21458N+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 23/269頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC LIU QUAD T1/E1/J1 256-CSBGA |
| 產(chǎn)品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 90 |
| 類型： | 收發(fā)器 |
| 驅(qū)動器/接收器數(shù)： | 4/4 |
| 規(guī)程： | IEEE 1149.1 |
| 電源電壓： | 3.14 V ~ 3.47 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA，CSBGA |
| 供應商設備封裝： | 256-CSBGA（17x17） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
DS21455/DS21458 Quad T1/E1/J1 Transceivers
119 of 269
20.1 Receive Side
See the IOCR1 and IOCR2 registers for information on clock and I/O configurations.
If the receive-side elastic store is enabled, then the user must provide either a 1.544MHz or 2.048MHz
clock at the RSYSCLK pin. For higher rate system-clock applications, see the Interleaved PCM Bus
Operation section. The user has the option of either providing a frame/multiframe sync at the RSYNC pin
or having the RSYNC pin provide a pulse on frame/multiframe boundaries. If signaling reinsertion is
enabled, signaling data in TS16 is realigned to the multiframe-sync input on RSYNC. Otherwise, a
multiframe-sync input on RSYNC is treated as a simple frame boundary by the elastic store. The framer
will always indicate frame boundaries on the network side of the elastic store via the RFSYNC output
whether the elastic store is enabled or not. Multiframe boundaries will always be indicated via the
RMSYNC output. If the elastic store is enabled, then RMSYNC will output the multiframe boundary on
the backplane side of the elastic store.
20.1.1 T1 Mode
If the user selects to apply a 2.048MHz clock to the RSYSCLK pin, then the data output at RSER will be
forced to all ones every fourth channel and the F-bit will be passed into the MSB of TS0. Hence, channels
1 (bits 1–7), 5, 9, 13, 17, 21, 25, and 29 (time slots 0 (bits 1–7), 4, 8, 12, 16, 20, 24, and 28) will be forced
to a one. Also, in 2.048MHz applications, the RCHBLK output will be forced high during the same
channels as the RSER pin. This is useful in T1 to E1 conversion applications. If the two-frame elastic
buffer either fills or empties, a controlled slip will occur. If the buffer empties, then a full frame of data
will be repeated at RSER and the SR5.0 and SR5.1 bits will be set to a one. If the buffer fills, then a full
frame of data will be deleted and the SR5.0 and SR5.2 bits will be set to a one.
20.1.2 E1 Mode
If the elastic store is enabled, then either CAS or CRC-4 multiframe boundaries will be indicated via the
RMSYNC output. If the user selects to apply a 1.544MHz clock to the RSYSCLK pin, then every fourth
channel of the received E1 data will be deleted and a F-bit position (which will be forced to one) will be
inserted. Hence, channels 1, 5, 9, 13, 17, 21, 25, and 29 (time slots 0, 4, 8, 12, 16, 20, 24, and 28) will be
deleted from the received E1 data stream. Also, in 1.544MHz applications, the RCHBLK output will not
be active in channels 25 through 32 (or in other words, RCBR4 is not active). If the two-frame elastic
buffer either fills or empties, a controlled slip will occur. If the buffer empties, then a full frame of data
will be repeated at RSER and the SR5.0 and SR5.1 bits will be set to a one. If the buffer fills, then a full
frame of data will be deleted and the SR5.0 and SR5.2 bits will be set to a one.
相關PDF資料 |
PDF描述 |
|---|---|
| DS3152+ | IC LIU DS3/E3/STS-1 144-CSBGA |
| VI-25H-IU-F2 | CONVERTER MOD DC/DC 52V 200W |
| DS26324GN+T&R | IC LIU E1/T1/J1 3.3V 256-CSBGA |
| M83723/83R1203N | CONN RCPT 3POS WALL MT W/PINS |
| MC10EP17MNG | IC RCVR/DRVR QUAD DIFF ECL 20QFN |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DS21458N+ | 功能描述:網(wǎng)絡控制器與處理器 IC Quad E1-T1-J1 Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS21458-W+ | 功能描述:網(wǎng)絡控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS2145N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DS2145Q | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DS2145QN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。