- 您現(xiàn)在的位置：買賣IC網 > PDF目錄16259 > DS26518DK (Maxim Integrated Products)KIT DESIGN FOR DS26518 PDF資料下載
參數(shù)資料
| 型號： | DS26518DK |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 293/312頁 |
| 文件大?。?/td> | 0K |
| 描述： | KIT DESIGN FOR DS26518 |
| 產品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 設計資源： | DS26518DK Gerber Files |
| 標準包裝： | 1 |
| 主要目的： | 電信，調幀器和線路接口裝置（LIU） |
| 已用 IC / 零件： | DS26518 |
| 已供物品： | 板，線纜，CD，電源 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁當前第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁
DS26518 8-Port T1/E1/J1 Transceiver
81 of 312
9.10.3.1
HDLC-256 FIFO Control
Control of the transmit and receive FIFOs is accomplished via the Receive HDLC-256 Control Register 2
watermarks for the FIFO.
When the receive FIFO fills above the data available level, the RHDA bit (RH256SR.0) is set. RHDA and THDA are
real-time bits and remain set as long as the FIFO’s write pointer is above the data available level. When the
transmit FIFO empties below the data storage available level , the THDA bit in the TH256SR1 register is set. THDA
is a real-time bit and remains set as long as the transmit FIFO’s write pointer is below the level setting. If enabled,
this condition can also cause an interrupt via the
INTB pin.
If a packet start is received while the receive FIFO is full, the data is discarded and an FIFO overflow condition is
declared (RH256SRL.7). If any other packet data is received while full, the current packet being transferred is
marked with an abort indication, and a FIFO overflow condition is declared. Once an FIFO overflow condition is
declared, the receive FIFO discards incoming data until a packet start is received while the receive FIFO has 16 or
more bytes available for storage. If the receive FIFO is read while the FIFO is empty, the read is ignored and an
invalid data indication given.
The transmit FIFO accepts data from the host until full. If the transmit FIFO is written to while the FIFO is full, the
write is ignored, and an FIFO overflow condition is declared. If the transmit HDLC-256 controller attempts to read
the transmit FIFO while it is empty, an FIFO underflow condition is declared.
The transmit FIFO fill level is available real-time in the Transmit HDLC-256 Status Register 2 (TH256SR2),
indicating the number of bytes that can be written into the transmit FIFO.
9.10.3.2
HDLC-256 Status and Information
controller. When a particular event has occurred (or is occurring), the appropriate bit in one of these registers is set
to a 1. Some of the bits in these registers are latched and some are real-time bits that are not latched. This section
contains register descriptions that list which bits are latched and which are real-time. With the latched bits, when an
event occurs and a bit is set to a one, it remains set until the user reads and clears that bit. The bit is cleared when
a 1 is written to the bit and it is not set again until the event has occurred again. The real-time bits report the current
instantaneous conditions that are occurring and the history of these bits is not latched.
Like the other latched status registers, the user follows a read of the status bit with a write. The byte written to the
register informs the device which of the latched bits the user wishes to clear (the real-time bits are not affected by
writing to the status register). The user writes a byte to one of these registers, with a 1 in the bit positions he or she
wishes to clear and a 0 in the bit positions he or she does not wish to clear.
The HDLC-256 status registers RH256SRL and TH256SRL can initiate a hardware interrupt via the INTB output
signal. Each of the events in this register can be either masked or unmasked from the interrupt pin via the
HDLC-256 interrupt enable registers, TH256SRIE and RH256SRIE. Interrupts force the
INTB signal low when the
event occurs. The
INTB pin is allowed to return high (if no other interrupts are present) when the user reads the
event bit that caused the interrupt to occur.
相關PDF資料 |
PDF描述 |
|---|---|
| VE-JWJ-EZ-F1 | CONVERTER MOD DC/DC 36V 25W |
| DS21455DK | KIT DESIGN FOR DS21458 |
| ECO-S2DA122EA | CAP ALUM 1200UF 200V 20% SNAP |
| EBM36DCSH-S288 | CONN EDGECARD 72POS .156 EXTEND |
| GCC17DRXS | CONN EDGECARD 34POS DIP .100 SLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DS26518G+ | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS26518GA2+ | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS26518GN | 功能描述:網絡控制器與處理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS26518GN+ | 功能描述:網絡控制器與處理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS26518GNA2+ | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。