- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1915 > DS26518NB1+ (Maxim Integrated Products)IC TXRX T1/E1/J1 8PORT 256-CSBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | DS26518NB1+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 124/312頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TXRX T1/E1/J1 8PORT 256-CSBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 類型： | 收發(fā)器 |
| 驅(qū)動(dòng)器/接收器數(shù)： | 8/8 |
| 規(guī)程： | T1/E1/J1 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-BGA，CSBGA |
| 供應(yīng)商設(shè)備封裝： | 256-CSBGA（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁當(dāng)前第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁
DS26518 8-Port T1/E1/J1 Transceiver
21 of 312
NAME
PIN
TYPE
FUNCTION
TRANSMIT FRAMER
TSER1
F6
TSER2
E7
TSER3
R4
TSER4
N7
TSER5
M10
TSER6
L11
TSER7
F10
TSER8
D12
Input
Transmit NRZ Serial Data 1 to 8. These pins are sampled on the falling edge of
TCLKn when the transmit-side elastic store is disabled. These pins are sampled
on the falling edge of TSYSCLKn when the transmit-side elastic store is enabled.
In IBO mode, data for multiple framers can be used in high-speed multiplexed
scheme. This is described in Section 9.8.2. The table there presents the
combination of framer data for each of the streams.
TSYSCLKn is used as a reference when IBO is invoked. See Table 9-8.
TCLK1
C5
TCLK2
D7
TCLK3
P5
TCLK4
L8
TCLK5
L10
TCLK6
N11
TCLK7
E10
TCLK8
B13
Input
Transmit Clock 1 to 8. A 1.544MHz or a 2.048MHz primary clock. Used to clock
data through the transmit side of the transceiver. TSERn data is sampled on the
falling edge of TCLKn. TCLKn is used to sample TSERn when the elastic store is
not enabled or IBO is not used.
When the elastic store is enabled, TCLKn is
used as the internal transmit clock for the framer side or the elastic store
including the transmit framer and LIU. With the elastic store enabled,
TCLKn can be either synchronous or asynchronous to TSYSCLKn which
either prevents or allows for slips. When IBO mode is enabled, TCLKn
must be synchronous to TSYSCLKn which prevents slips in the elastic
store.
Note: This clock must be provided for proper device operation. The only
exception is when the TCR3 register is configured to source TCLK
internally from RCLK.
TSYSCLK1
P13
Input
Transmit System Clock 1. 1.544MHz, 2.048MHz, 4.096MHz, 8.192MHz, or
16.384MHz clock. Only used when the transmit-side elastic store function is
enabled. Should be tied low in applications that do not use the transmit-side
elastic store. The clock can be 4.096MHz, 8.912MHz, or 16.384MHz when IBO
mode is used. TSYSCLK1 does not have an internal pulldown resistor. Note: If
the GTCR1.528MD bit is set, TSYSCLK1 becomes the master TSYSCLK for all
framers.
TSYSCLK2/
AL/RSIGF/FLOS2
F3
TSYSCLK3/
AL/RSIGF/FLOS3
L3
TSYSCLK4/
AL/RSIGF/FLOS4
P3
TSYSCLK5/
AL/RSIGF/FLOS5
P14
TSYSCLK6/
AL/RSIGF/FLOS6
L14
TSYSCLK7/
AL/RSIGF/FLOS7
F14
TSYSCLK8/
AL/RSIGF/FLOS8
C14
Input with
internal
pulldown/
Output
Transmit System Clock 2 to 8. 1.544MHz, 2.048MHz, 4.096MHz, 8.192MHz, or
16.384MHz clock. Only used when the transmit-side elastic store function is
enabled. Should be tied low in applications that do not use the transmit-side
elastic store. The clock can be 4.096MHz, 8.912MHz, or 16.384MHz when IBO
mode is used. TSYSCLK1 does not have an internal pulldown resistor. Note: If
the GTCR1.528MD bit is set, TSYSCLK1 becomes the master TSYSCLK for all
framers.
Analog Loss/Receive-Signaling Freeze/Framer LOS. Analog LOS reflects the
LOS (loss of signal) detected by the LIU front-end and framer LOS is LOS
detection by the corresponding framer; the same pins can reflect receive-
signaling freeze indications. This selection can be made by settings in the Global
Transceiver Clock Control Register 1 (GTCCR1).
AL/RSIGF/FLOS[8:2] is available only by setting the GTCR1.528MD bit to 1.
TSYNC1/
TSSYNCIO1
B4
TSYNC2/
TSSYNCIO2
F7
TSYNC3/
TSSYNCIO3
M6
TSYNC4/
TSSYNCIO4
M7
TSYNC5/
TSSYNCIO5
N10
TSYNC6/
TSSYNCIO6
T12
TSYNC7/
TSSYNCIO7
B11
Input/
Output
Transmit Synchronization 1 to 8. A pulse at these pins establishes either frame
or multiframe boundaries for the transmit side. These signals can also be
programmed to output either a frame or multiframe pulse. If these pins are set to
output pulses at frame boundaries, they can also be set to output double-wide
pulses at signaling frames in T1 mode. The operation of these signals is
synchronous with TCLK[8:1].
Transmit System Synchronization In. These pins are selected when the
transmit-side elastic store is enabled. A pulse at these pins establishes either
frame or multiframe boundaries for the transmit side. Should be tied low in
applications that do not use the transmit-side elastic store. The operation of this
signal is synchronous with TSYSCLK[8:1].
Transmit System Synchronization Out. If configured as an output and the
transmit elastic store is enabled, an 8kHz pulse synchronous to the BPCLK1 will
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS26519GN+ | IC TXRX T1/E1/J1 16PRT 484-HSBGA |
| DS26521L+ | IC TXRX T1/E1/J1 64-LQFP |
| DS26522GN+ | IC TXRX T1/E1/J1 DUAL 144CSBGA |
| DS26524GNA5+ | IC TXRX T1/E1/J1 QUAD 256-CSBGA |
| DS26528GNA5+ | IC TXRX T1/E1/J1 OCT 256-CSBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS26518NB1+ | 功能描述:IC TXRX T1/E1/J1 8PORT 256-CSBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅(qū)動(dòng)器，接收器，收發(fā)器 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:25 系列:- 類型:收發(fā)器 驅(qū)動(dòng)器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:4.5 V ~ 5.5 V 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-PDIP 包裝:管件 |
| DS26519 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:16-Port T1/E1/J1 Transceiver |
| DS26519DK | 功能描述:網(wǎng)絡(luò)開發(fā)工具 DS26519 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 產(chǎn)品:Development Kits 類型:Ethernet to Wi-Fi Bridges 工具用于評(píng)估:RCM6600W 數(shù)據(jù)速率:20 Mbps, 40 Mbps 接口類型:802.11 b/g, Ethernet 工作電源電壓:3.3 V |
| DS26519G | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS26519G+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。