參數(shù)資料
型號(hào): DS26518NB1+
廠商: Maxim Integrated Products
文件頁數(shù): 183/312頁
文件大小: 0K
描述: IC TXRX T1/E1/J1 8PORT 256-CSBGA
產(chǎn)品培訓(xùn)模塊: Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
標(biāo)準(zhǔn)包裝: 90
類型: 收發(fā)器
驅(qū)動(dòng)器/接收器數(shù): 8/8
規(guī)程: T1/E1/J1
電源電壓: 3.135 V ~ 3.465 V
安裝類型: 表面貼裝
封裝/外殼: 256-BGA,CSBGA
供應(yīng)商設(shè)備封裝: 256-CSBGA(17x17)
包裝: 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁當(dāng)前第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁
DS26518 8-Port T1/E1/J1 Transceiver
263 of 312
Register Name:
TH256CR1
Register Description:
Transmit HDLC-256 Control Register 1
Register Address:
1500h + (20h x (n - 1)) : where n = 1 to 8
Bit #
7
6
5
4
3
2
1
0
Name
TPSD
TFEI
TIFV
TBRE
TDIE
TFPD
TFRST
Default
0
Bit 6: Transmit Packet Start Disable (TPSD). When 0, the transmit packet processor continues sending packets
after the current packet end. When 1, the transmit packet processor stops sending packets after the current packet
end.
Bit 5: Transmit FCS Error Insertion (TFEI). When 0, the calculated FCS (inverted CRC-16) is appended to the
packet. When 1, the inverse of the calculated FCS (noninverted CRC-16) is appended to the packet causing a FCS
error. This bit is ignored if transmit FCS processing is disabled (TFPD = 1).
Bit 4: Transmit Interframe Fill Value (TIFV). When 0, interframe fill is done with the flag sequence (7Eh). When 1,
interframe fill is done with all ones.
Bit 3: Transmit Bit Reordering Enable (TBRE). When 0, bit reordering is disabled. (The first bit transmitted is the
LSB of the transmit FIFO data byte TFD[0]). When 1, bit reordering is enabled. (The first bit transmitted is the MSB
of the transmit FIFO data byte TFD[7]).
Bit 2: Transmit Data Inversion Enable (TDIE). When 0, the outgoing data is directly output from packet
processing. When 1, the outgoing data is inverted before being output from packet processing.
Bit 1: Transmit FCS Processing Disable (TFPD). This bit controls whether a FCS is calculated and appended to
the end of each packet. When 0, the calculated FCS bytes are appended to the end of the packet. When 1, the
packet is transmitted without a FCS.
Bit 0: Transmit FIFO Reset (TFRST). When 0, the transmit FIFO resumes normal operations, however, data is
discarded until a start of packet is received after RAM power-up is completed. When 1, the transmit FIFO is
emptied, any transfer in progress is halted, the FIFO RAM is powered down, and all incoming data is discarded (all
TFDR register writes are ignored).
Register Name:
TH256CR2
Register Description:
Transmit HDLC-256 Control Register 2
Register Address:
1501h + (20h x (n - 1)) : where n = 1 to 8
Bit #
7
6
5
4
3
2
1
0
Name
TDAL4
TDAL3
TDAL2
TDAL1
TDAL0
Default
0
1
0
Bits 4 to 0: Transmit HDLC-256 Data Storage Available Level (TDAL[4:0]). These five bits indicate the
minimum number of bytes ([TDAL x 8] + 1) that must be available for storage (do not contain data) in the transmit
FIFO for HDLC-256 data storage to be available. For example, a value of 21 (15h) results in HDLC-256 data
storage being available (THDA = 1) when the transmit FIFO has 169 (A9h) bytes or more available for storage, and
HDLC-256 data storage not being available (THDA = 0) when the transmit FIFO has 168 (A8h) bytes or less
available for storage. Default value (after reset) is 128 bytes minimum available.
相關(guān)PDF資料
PDF描述
DS26519GN+ IC TXRX T1/E1/J1 16PRT 484-HSBGA
DS26521L+ IC TXRX T1/E1/J1 64-LQFP
DS26522GN+ IC TXRX T1/E1/J1 DUAL 144CSBGA
DS26524GNA5+ IC TXRX T1/E1/J1 QUAD 256-CSBGA
DS26528GNA5+ IC TXRX T1/E1/J1 OCT 256-CSBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS26518NB1+ 功能描述:IC TXRX T1/E1/J1 8PORT 256-CSBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅(qū)動(dòng)器,接收器,收發(fā)器 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:25 系列:- 類型:收發(fā)器 驅(qū)動(dòng)器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:4.5 V ~ 5.5 V 安裝類型:通孔 封裝/外殼:16-DIP(0.300",7.62mm) 供應(yīng)商設(shè)備封裝:16-PDIP 包裝:管件
DS26519 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:16-Port T1/E1/J1 Transceiver
DS26519DK 功能描述:網(wǎng)絡(luò)開發(fā)工具 DS26519 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 產(chǎn)品:Development Kits 類型:Ethernet to Wi-Fi Bridges 工具用于評(píng)估:RCM6600W 數(shù)據(jù)速率:20 Mbps, 40 Mbps 接口類型:802.11 b/g, Ethernet 工作電源電壓:3.3 V
DS26519G 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS26519G+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray