- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377002 > DSPB56007FJ50 DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號(hào)： | DSPB56007FJ50 |
| 英文描述： | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| 中文描述： | 數(shù)字信號(hào)處理器| 24位|的CMOS | QFP封裝| 80腳|塑料 |
| 文件頁數(shù)： | 62/83頁 |
| 文件大?。?/td> | 382K |
| 代理商： | DSPB56007FJ50 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當(dāng)前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
2-38
DSP56007/D
MOTOROLA
Specifications
On-Chip Emulation (OnCE
) Timing
248
DR Assertion Width
to recover from WAIT
to recover from WAIT and enter Debug
mode
15
13 T
C
+ 15
12 T
C
– 15
—
ns
ns
249
DR Assertion to DSO (ACK) Valid (Enter Debug
mode) After Asynchronous Recovery from WAIT
State
17 T
C
—
ns
250A
DR Assertion Width to Recover from STOP
2
Stable External Clock, OMR Bit 6 = 0
Stable External Clock, OMR Bit 6 = 1
Stable External Clock, PCTL Bit 17 = 1
15
15
15
65548 T
C
+ T
L
20 T
C
+ T
L
13 T
C
+ T
L
ns
ns
ns
250B
DR Assertion Width to Recover from STOP and
enter Debug mode
2
Stable External Clock, OMR Bit 6 = 0
Stable External Clock, OMR Bit 6 = 1
Stable External Clock, PCTL Bit 17 = 1
65549 T
C
+ T
L
21 T
C
+ T
L
14 T
C
+ T
L
—
—
—
ns
ns
ns
251
DR Assertion to DSO (ACK) Valid (Enter Debug
mode) After Recovery from STOP State
2
Stable External Clock, OMR Bit 6 = 0
Stable External Clock, OMR Bit 6 = 1
Stable External Clock, PCTL Bit 17 = 1
65553 T
C
+ T
L
25 T
C
+ T
L
18 T
C
+ T
L
—
—
—
ns
ns
ns
Note:
1.
2.
Maximum
T
L
Periodically sampled, not 100% tested
Figure 2-23
DSP56007 OnCE Serial Clock Timing
Table 2-17
OnCE Timing (Continued)
No.
Characteristics
50/66/88 MHz
Unit
Min
Max
DSCK
(input)
246
246
231
232
230
AA0277
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSPB56007FJ66 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPB56007FJ88 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPE56007FJ50 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPE56007FJ66 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPE56007FJ88 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSPB56007FJ66 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPB56007FJ88 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPB56011 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:24-BIT DVD DIGITAL SIGNAL PROCESSOR |
| DSPB56362AG120 | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC LEAD FREE DSP56362 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| DSPB56362AG120 | 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor IC DSP Type:Cor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。