- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19319 > EP2AGX125EF29I3N (Altera)IC ARRIA II GX FPGA 125K 780FBGA PDF資料下載
參數(shù)資料
| 型號： | EP2AGX125EF29I3N |
| 廠商： | Altera |
| 文件頁數(shù)： | 42/90頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ARRIA II GX FPGA 125K 780FBGA |
| 產(chǎn)品培訓(xùn)模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 4 |
| 系列： | Arria II GX |
| LAB/CLB數(shù)： | 4964 |
| 邏輯元件/單元數(shù)： | 118143 |
| RAM 位總計： | 8315904 |
| 輸入/輸出數(shù)： | 372 |
| 電源電壓： | 0.87 V ~ 0.93 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 780-BBGA |
| 供應(yīng)商設(shè)備封裝： | 780-FBGA（29x29） |
| 其它名稱： | 544-2705 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
Chapter 1: Device Datasheet for Arria II Devices
1–39
Switching Characteristics
December 2013
Altera Corporation
PCIe Receiver Jitter Tolerance (4)
Total jitter at
2.5 Gbps (Gen1)
Compliance
pattern
> 0.6
UI
PCIe (Gen 1) Electrical Idle Detect Threshold (9)
VRX-IDLE-
DETDIFF (p-p)
Compliance
pattern
65
—
175
65
—
175
65
—
175
65
—
175
mV
Deterministic
jitter
(peak-to-peak)
Data Rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
—
0.17
—
0.17
—
0.17
—
0.17
UI
Total jitter
(peak-to-peak)
Data Rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
—
0.35
—
0.35
—
0.35
—
0.35
UI
SRIO Receiver Jitter Tolerance (5)
Deterministic
jitter tolerance
(peak-to-peak)
Data Rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
> 0.37
UI
Combined
deterministic and
random jitter
tolerance
(peak-to-peak)
Data Rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
> 0.55
UI
Sinusoidal jitter
tolerance
(peak-to-peak)
Jitter frequency =
22.1 KHz
Data rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
> 8.5
UI
Jitter frequency =
1.875 MHz
Data rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
> 0.1
UI
Jitter frequency =
20 MHz
Data rate = 1.25,
2.5, 3.125 Gbps
Pattern = CJPAT
> 0.1
UI
GIGE Transmit Jitter Generation (6)
Deterministic
jitter
(peak-to-peak)
Pattern = CRPAT
—
0.14
—
0.14
—
0.14
—
0.14
UI
Table 1–40. Transceiver Block Jitter Specifications for Arria II GX Devices (Note 1) (Part 3 of 10)
Symbol/
Description
Conditions
I3
C4
C5, I5
C6
Unit
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TACL225K006R | CAP TANT 2.2UF 6.3V 10% 0603 |
| TAP335K006SCS | CAP TANT 3.3UF 6.3V 10% RADIAL |
| GBM08DSEF-S13 | CONN EDGECARD 16POS .156 EXTEND |
| GECA40-12G | PWR SUP 12V 3.3A 3X5X1.25 |
| VE-B6M-EU-S | CONVERTER MOD DC/DC 10V 200W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP2AGX125EF29I5 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX125EF29I5ES | 制造商:Altera Corporation 功能描述:FPGA Arria |
| EP2AGX125EF29I5N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX125EF29I5NES | 制造商:Altera Corporation 功能描述:FPGA Arria 制造商:Altera Corporation 功能描述:FPGA Arria? II GX Family 118143 Cells 500MHz 40nm Technology 0.9V 780-Pin FC-FBGA 制造商:Altera Corporation 功能描述:IC ARRIA II GX FPGA 780FBGA |
| EP2AGX125EF35C4 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。