參數(shù)資料
型號： EP2AGX190FF35I5
廠商： Altera
文件頁數(shù)： 55/90頁
文件大?。?/td> 0K
描述： IC ARRIA II GX 190K 1152FBGA
產(chǎn)品培訓(xùn)模塊： Three Reasons to Use FPGA's in Industrial Designs
標(biāo)準(zhǔn)包裝： 3
系列： Arria II GX
LAB/CLB數(shù)： 7612
邏輯元件/單元數(shù)： 181165
RAM 位總計： 10177536
輸入/輸出數(shù)： 612
電源電壓： 0.87 V ~ 0.93 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 1152-BBGA
供應(yīng)商設(shè)備封裝： 1152-FBGA（27x27）
Chapter 1: Device Datasheet for Arria II Devices
1–51
Switching Characteristics
December 2013
Altera Corporation
Deterministic jitter at 3.0 Gbps
(G2)
Pattern = CJPAT
—
0.35
—
0.35
UI
Total jitter at 6.0 Gbps (G3)
Pattern = CJPAT
—
0.25
—
0.25
UI
Random jitter at 6.0 Gbps (G3)
Pattern = CJPAT
—
0.15
—
0.15
UI
SAS Receiver Jitter Tolerance (13)
Total jitter tolerance at 1.5 Gbps
(G1)
Pattern = CJPAT
—
0.65
—
0.65
UI
Deterministic jitter tolerance at
1.5 Gbps (G1)
Pattern = CJPAT
—
0.35
—
0.35
UI
Sinusoidal jitter tolerance at 1.5
Gbps (G1)
Jitter frequency = 900 KHz to 5
MHz
Pattern = CJTPAT BER = 1E-12
> 0.1
UI
CPRI Transmit Jitter Generation (14)
Total jitter
E.6.HV, E.12.HV
Pattern = CJPAT
—
0.279
—
0.279
UI
E.6.LV, E.12.LV, E.24.LV, E.30.LV
Pattern = CJPAT
—
0.35
—
0.35
UI
Deterministic jitter
E.6.HV, E.12.HV
Pattern = CJPAT
—
0.14
—
0.14
UI
E.6.LV, E.12.LV, E.24.LV, E.30.LV
Pattern = CJPAT
—
0.17
—
0.17
UI
CPRI Receiver Jitter Tolerance (14)
Total jitter tolerance
E.6.HV, E.12.HV
Pattern = CJPAT
> 0.66
UI
Deterministic jitter tolerance
E.6.HV, E.12.HV
Pattern = CJPAT
> 0.4
UI
Total jitter tolerance
E.6.LV, E.12.LV, E.24.LV, E.30.LV
Pattern = CJPAT
> 0.65
UI
Deterministic jitter tolerance
E.6.LV, E.12.LV, E.24.LV, E.30.LV
Pattern = CJPAT
> 0.37
UI
Combined deterministic and
random jitter tolerance
E.6.LV, E.12.LV, E.24.LV, E.30.LV
Pattern = CJPAT
> 0.55
UI
OBSAI Transmit Jitter Generation (15)
Total jitter at 768 Mbps, 1536
Mbps, and 3072 Mbps
REFCLK = 153.6 MHz
Pattern CJPAT
—
0.35
—
0.35
UI
Deterministic jitter at 768 MBps,
1536 Mbps, and 3072 Mbps
REFCLK = 153.6 MHz
Pattern CJPAT
—
0.17
—
0.17
UI
Table 1–41. Transceiver Block Jitter Specifications for Arria II GZ Devices (Note 1), (2) (Part 6 of 7)
Symbol/
Description
Conditions
–C3 and –I3
–C4 and –I4
Unit
Min
Typ
Max
Min
Typ
Max
相關(guān)PDF資料
PDF描述
24AA16T-I/SN IC EEPROM 16KBIT 400KHZ 8SOIC
EP1S60F1020C7 IC STRATIX FPGA 60K LE 1020-FBGA
A42MX36-1CQ208 IC FPGA MX SGL CHIP 54K 208-CQFP
A54SX16-1CQ208M IC FPGA SX 24K GATES 208-CQFP
A14100A-CQ256C IC FPGA 10K GATES 256-CQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP2AGX190FF35I5N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 7612 LABs 612 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX260EF29C4 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 10260 LABs 372 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX260EF29C4N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 10260 LABs 372 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX260EF29C5 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 10260 LABs 372 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX260EF29C5N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 10260 LABs 372 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*