參數(shù)資料
型號(hào): EP4SE360F35C3N
廠商: Altera
文件頁數(shù): 15/82頁
文件大?。?/td> 0K
描述: IC STRATIX IV E 360K 1152FBGA
產(chǎn)品培訓(xùn)模塊: Stratix IV FPGAs
Three Reasons to Use FPGA's in Industrial Designs
特色產(chǎn)品: Stratix? IV Series FPGAs
標(biāo)準(zhǔn)包裝: 3
系列: STRATIX® IV E
LAB/CLB數(shù): 14144
邏輯元件/單元數(shù): 353600
RAM 位總計(jì): 23105536
輸入/輸出數(shù): 744
電源電壓: 0.87 V ~ 0.93 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 1152-BBGA
供應(yīng)商設(shè)備封裝: 1152-FBGA(27x27)
其它名稱: 544-2634
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–14
Electrical Characteristics
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
Table 1–21. Differential HSTL I/O Standards
I/O
Standard
VCCIO (V)
VDIF(DC) (V)
VX(AC) (V)
VCM(DC) (V)
VDIF(AC) (V)
Min
Typ
Max
Min
Max
Min
Typ
Max
Min
Typ
Max
Min
Max
HSTL-18
Class I
1.71
1.8
1.89
0.2
0.78
1.12
0.78
1.12
0.4
HSTL-15
Class I, II
1.425
1.5
1.575
0.2
0.68
0.9
0.68
0.9
0.4
HSTL-12
Class I, II
1.14
1.2
1.26
0.16
VCCIO
+ 0.3
0.5*
VCCIO
0.4*
VCCIO
0.5*
VCCIO
0.6*
VCCIO
0.3
VCCIO
+ 0.48
Table 1–22. Differential I/O Standard Specifications (1), (2) (Part 1 of 2)
I/O
Standard
VCCIO (V) (3)
VID (mV)
VICM(DC) (V)
VOD (V) (4)
VOCM (V) (4)
Min
Typ
Max
Min Condition Max
Min
Condition
Max
Min
Typ Max
Min
Typ
Max
PCML
Transmitter, receiver, and input reference clock pins of high-speed transceivers use PCML I/O standard. For
transmitter, receiver, and reference clock I/O pin specifications, refer to Table 1–23 on page 1–16 and Table 1–24 on
2.5 V LVDS
(HIO)
2.375 2.5
2.625 100
VCM =
1.25 V
0.05
DMAX
700 Mbps
1.8
0.247
0.6
1.125 1.25 1.375
1.05
DMAX >
700 Mbps
0.247
0.6
1.125 1.25 1.375
2.5 V LVDS
(VIO)
2.375 2.5
2.625 100
VCM =
1.25 V
0.05
DMAX
700 Mbps
1.8
0.247
0.6
1
1.25
1.5
1.05
DMAX>
700 Mbps
1.55
0.247
0.6
1
1.25
1.5
RSDS
(HIO)
2.375 2.5
2.625 100
VCM =
1.25 V
0.3
1.4
0.1
0.2
0.6
0.5
1.2
1.4
RSDS
(VIO)
2.375 2.5
2.625 100
VCM =
1.25 V
0.3
1.4
0.1
0.2
0.6
0.5
1.2
1.5
Mini-LVDS
(HIO)
2.375 2.5
2.625 200
600
0.4
1.325
0.25
0.6
1
1.2
1.4
Mini-LVDS
(VIO)
2.375 2.5
2.625 200
600
0.4
1.325
0.25
0.6
1
1.2
1.5
2.375 2.5
2.625 300
0.6
DMAX
700 Mbps
1.8
——
2.375 2.5
2.625 300
1
DMAX >
700 Mbps
1.6
——
相關(guān)PDF資料
PDF描述
THJD226M025RJN CAP TANT 22UF 25V 20% 2917
ECM06DCSS CONN EDGECARD 12POS DIP .156 SLD
EP4SGX230FF35C3N IC STRATIX IV GX 230K 1152FBGA
ABM40DRMD CONN EDGECARD 80POS .156 WW
RAC05-12SB-E-ST CONV AC/DC 90-264VAC 12V 420MA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP4SE360F35C4 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 14144 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SE360F35C4N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 14144 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SE360F35I3 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 14144 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SE360F35I3N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 14144 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SE360F35I4 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 14144 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256