- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19841 > EPM7128SQI100-10 (Altera)IC MAX 7000 CPLD 128 100-PQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | EPM7128SQI100-10 |
| 廠商： | Altera |
| 文件頁(yè)數(shù)： | 27/66頁(yè) |
| 文件大小： | 0K |
| 描述： | IC MAX 7000 CPLD 128 100-PQFP |
| 標(biāo)準(zhǔn)包裝： | 66 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 128 |
| 門數(shù)： | 2500 |
| 輸入/輸出數(shù)： | 84 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-BQFP |
| 供應(yīng)商設(shè)備封裝： | 100-PQFP（14x20） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁(yè)面： | 604 (CN2011-ZH PDF) |
| 其它名稱： | 544-2329 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)當(dāng)前第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)
Altera Corporation
33
MAX 7000 Programmable Logic Device Family Data Sheet
Table 21. MAX 7000 & MAX 7000E External Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
MAX 7000E (-10P) MAX 7000 (-10)
MAX 7000E (-10)
Min
Max
Min
Max
tPD1
Input to non-registered output
C1 = 35 pF
10.0
ns
tPD2
I/O input to non-registered output
C1 = 35 pF
10.0
ns
tSU
Global clock setup time
7.0
8.0
ns
tH
Global clock hold time
0.0
ns
tFSU
Global clock setup time of fast input (2)
3.0
ns
tFH
Global clock hold time of fast input
0.5
ns
tCO1
Global clock to output delay
C1 = 35 pF
5.0
5
ns
tCH
Global clock high time
4.0
ns
tCL
Global clock low time
4.0
ns
tASU
Array clock setup time
2.0
3.0
ns
tAH
Array clock hold time
3.0
ns
tACO1
Array clock to output delay
C1 = 35 pF
10.0
ns
tACH
Array clock high time
4.0
ns
tACL
Array clock low time
4.0
ns
tCPPW
Minimum pulse width for clear and
preset
4.0
ns
tODH
Output data hold time after clock
C1 = 35 pF (4)
1.0
ns
tCNT
Minimum global clock period
10.0
ns
fCNT
Maximum internal global clock
frequency
100.0
MHz
tACNT
Minimum array clock period
10.0
ns
fACNT
Maximum internal array clock
frequency
100.0
MHz
fMAX
Maximum clock frequency
125.0
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GMC49DRYN | CONN EDGECARD 98POS DIP .100 SLD |
| GSM36DTBN-S664 | CONN EDGECARD 72POS R/A .156 |
| EPM7160STC100-10N | IC MAX 7000 CPLD 160 100-TQFP |
| R2S12-1215/H | CONV DC/DC 2W 12VIN 15VOUT SMD |
| RW2-0509S/H2/B | CONV DC/DC 2W 4.5-9VIN 09VOUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7128SQI100-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128SQI160-10 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128SQI160-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128STC10010 | 制造商:ALTERA 功能描述:* 制造商:Altera Corporation 功能描述: |
| EPM7128STC100-10 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。