Notes to tables: (1) These values are specified under the recommende" />
參數資料
型號： EPM7128STI100-10N
廠商： Altera
文件頁數： 36/66頁
文件大?。?/td> 0K
描述： IC MAX 7000 CPLD 128 100-TQFP
標準包裝： 270
系列： MAX® 7000
可編程類型： 系統(tǒng)內可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內部： 4.5 V ~ 5.5 V
邏輯元件/邏輯塊數目： 8
宏單元數： 128
門數： 2500
輸入/輸出數： 84
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP
供應商設備封裝： 100-TQFP（14x14）
包裝： 托盤
產品目錄頁面： 604 (CN2011-ZH PDF)
其它名稱： 544-2334
Altera Corporation
41
MAX 7000 Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
These values are specified under the recommended operating conditions shown in Table 14. See Figure 13 for more
information on switching waveforms.
(2)
This minimum pulse width for preset and clear applies for both global clear and array controls. The tLPA parameter
must be added to this minimum width if the clear or reset signal incorporates the tLAD parameter into the signal
path.
(3)
This parameter is a guideline that is sample-tested only and is based on extensive device characterization. This
parameter applies for both global and array clocking.
(4)
These parameters are measured with a 16-bit loadable, enabled, up/down counter programmed into each LAB.
(5)
The fMAX values represent the highest frequency for pipelined data.
(6)
Operating conditions: VCCIO = 3.3 V ± 10% for commercial and industrial use.
(7)
For EPM7064S-5, EPM7064S-6, EPM7128S-6, EPM7160S-6, EPM7160S-7, EPM7192S-7, and EPM7256S-7 devices,
these values are specified for a PIA fan-out of one LAB (16 macrocells). For each additional LAB fan-out in these
devices, add an additional 0.1 ns to the PIA timing value.
(8)
The tLPA parameter must be added to the tLAD, tLAC, tIC, tEN, tSEXP, tACL, and tCPPW parameters for macrocells
running in the low-power mode.
Tables 29 and 30 show the EPM7064S AC operating conditions.
tPIA
PIA delay
1.1
1.4
1.0
ns
tLPA
Low-power adder
12.0
10.0
11.0
ns
Table 28. EPM7032S Internal Timing Parameters
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
Min
Max
Min
Max
Min
Max
Min
Max
Table 29. EPM7064S External Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
MinMax MinMax MinMax MinMax
tPD1
Input to non-registered output
C1 = 35 pF
5.0
6.0
7.5
10.0
ns
tPD2
I/O input to non-registered
output
C1 = 35 pF
5.0
6.0
7.5
10.0
ns
tSU
Global clock setup time
2.9
3.6
6.0
7.0
ns
tH
Global clock hold time
0.0
ns
tFSU
Global clock setup time of fast
input
2.5
3.0
ns
tFH
Global clock hold time of fast
input
0.0
0.5
ns
tCO1
Global clock to output delay
C1 = 35 pF
3.2
4.0
4.5
5.0
ns
tCH
Global clock high time
2.0
2.5
3.0
4.0
ns
tCL
Global clock low time
2.0
2.5
3.0
4.0
ns
tASU
Array clock setup time
0.7
0.9
3.0
2.0
ns
tAH
Array clock hold time
1.8
2.1
2.0
3.0
ns
相關PDF資料
PDF描述
EPM7128STI100-10 IC MAX 7000 CPLD 128 100-TQFP
M35C106K050BZSS CAP TANT 10UF 50V 10% 0803
ISL61861DCBZ-T IC USB PWR CTRLR 3A 8SOIC
HSC36DRTS-S93 CONN EDGECARD 72POS DIP .100 SLD
FMC07DREI-S93 CONN EDGECARD 14POS .100 EYELET
相關代理商/技術參數
參數描述
EPM7160 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
EPM7160E 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device Family
EPM7160ELC84-10 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 160 Macro 64 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7160ELC8412 制造商:Altera Corporation 功能描述:
EPM7160ELC84-12 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 160 Macro 64 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*