- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19837 > EPM7192SQI160-10N (Altera)IC MAX 7000 CPLD 192 160-PQFP PDF資料下載
參數(shù)資料
| 型號： | EPM7192SQI160-10N |
| 廠商： | Altera |
| 文件頁數(shù)： | 28/66頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MAX 7000 CPLD 192 160-PQFP |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 邏輯元件/邏輯塊數(shù)目： | 12 |
| 宏單元數(shù)： | 192 |
| 門數(shù)： | 3750 |
| 輸入/輸出數(shù)： | 124 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 160-BQFP |
| 供應(yīng)商設(shè)備封裝： | 160-PQFP（28x28） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 604 (CN2011-ZH PDF) |
| 其它名稱： | 544-2344 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
34
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
Table 22. MAX 7000 & MAX 7000E Internal Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
MAX 7000E (-10P)
MAX 7000 (-10)
MAX 7000E (-10)
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.5
1.0
ns
tIO
I/O input pad and buffer delay
0.5
1.0
ns
tFIN
Fast input delay
1.0
ns
tSEXP
Shared expander delay
5.0
ns
tPEXP
Parallel expander delay
0.8
ns
tLAD
Logic array delay
5.0
ns
tLAC
Logic control array delay
5.0
ns
tIOE
Internal output enable delay
2.0
ns
tOD1
Output buffer and pad delay
Slow slew rate = off
VCCIO = 5.0 V
C1 = 35 pF
1.5
2.0
ns
tOD2
Output buffer and pad delay
Slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF (7)
2.0
2.5
ns
tOD3
Output buffer and pad delay
Slow slew rate = on
VCCIO = 5.0 V or 3.3 V
C1 = 35 pF (2)
5.5
6.0
ns
tZX1
Output buffer enable delay
Slow slew rate = off
VCCIO = 5.0 V
C1 = 35 pF
5.0
ns
tZX2
Output buffer enable delay
Slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF (7)
5.5
ns
tZX3
Output buffer enable delay
Slow slew rate = on
VCCIO = 5.0 V or 3.3 V
C1 = 35 pF (2)
9.0
ns
tXZ
Output buffer disable delay
C1 = 5 pF
5.0
ns
tSU
Register setup time
2.0
3.0
ns
tH
Register hold time
3.0
ns
tFSU
Register setup time of fast input
3.0
ns
tFH
Register hold time of fast input
0.5
ns
tRD
Register delay
2.0
1.0
ns
tCOMB
Combinatorial delay
2.0
1.0
ns
tIC
Array clock delay
5.0
ns
tEN
Register enable time
5.0
ns
tGLOB
Global control delay
1.0
ns
tPRE
Register preset time
3.0
ns
tCLR
Register clear time
3.0
ns
tPIA
PIA delay
1.0
ns
tLPA
Low-power adder
11.0
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-2WW-CY-F2 | CONVERTER MOD DC/DC 5.5V 50W |
| LCMXO640E-3BN256I | IC FPGA 640LUTS 256CABGA |
| EPM7192SQI160-10 | IC MAX 7000 CPLD 192 160-PQFP |
| ISL61851CIBZ | IC USB PWR CTRLR DUAL 8SOIC |
| TIM336K025P0Z | CAP TANT 33UF 25V 10% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7256 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| EPM7256A | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device |
| EPM7256AE | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device |
| EPM7256AEFC100-10 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7256AEFC100-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。