- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16462 > EVAL-AD1940AZ (Analog Devices Inc)BOARD EVAL AD1940 SIGMADSP PDF資料下載
參數(shù)資料
| 型號： | EVAL-AD1940AZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 31/36頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL AD1940 SIGMADSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SigmaDSP® |
| 主要目的： | 音頻，音頻處理 |
| 嵌入式： | 是，DSP |
| 已用 IC / 零件： | AD1940 |
| 主要屬性： | 單芯片多通道 28/56 位音頻 DSP |
| 次要屬性： | 均衡，交叉，低音增強，多頻帶動態(tài)處理，延遲等 |
| 已供物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁
AD1940/AD1941
Rev. B | Page 4 of
36
DIGITAL TIMING
VDD = 2.25 to 2.75 V. Specifications measured across –40°C to 125°C.
Table 4. Digital Timing1
Parameter
Mnemonic
Comments
Min
Max
Unit
MASTER CLOCK, SERIAL DATA PORTS, RESET
MCLK Period
tMP
512 fS mode
36
244
ns
MCLK Period
tMP
384 fS mode
48
366
ns
MCLK Period
tMP
256 fS mode
73
488
ns
MCLK Period
tMP
64 fS mode
291
1953
ns
MCLK Period
tMP
Bypass mode
12
ns
MCLK Duty Cycle
tMDC
Bypass mode
40
60
%
BCLK_IN LO Pulse Width
tBIL
4
ns
BCLK_IN HI Pulse Width
tBIH
2
ns
LRCLK_IN Setup
tLIS
To BCLK_IN rising
12
ns
LRCLK_IN Hold
tLIH
From BCLK_IN rising
0
ns
SDATA_INx Setup
tSIS
To BCLK_IN rising
3
ns
SDATA_INx Hold
tSIH
From BCLK_IN rising
2
ns
LRCLK_OUTx Setup
tLOS
Slave mode
2
ns
LRCLK_OUTx Hold
tLOH
Slave mode
2
ns
BCLK_OUTx Falling to LRCLK_OUTx
Timing Skew
tTS
2
ns
SDATA_OUTx Delay
tSODS
Slave mode, from
BCLK_OUTx falling
17
ns
SDATA_OUTx Delay
tSODM
Master mode, from
BCLK_OUTx falling
17
ns
RESETB LO Pulse Width
tRLPW
10
ns
SPI PORT (AD1940)
CCLK Pulse Width LO
tCCPL
1 × INTMCLK (14)2
ns
CCLK Pulse Width HI
tCCPH
1 × INTMCLK (14)2
ns
CLATCH Setup
tCLS
To CCLK rising
0
ns
CLATCH Hold
tCLH
From CCLK rising
2 × INTMCLK + 4 (32)2
ns
CLATCH Pulse Width HI
tCLPH
2 × INTMCLK (28)2
ns
CDATA Setup
tCDS
To CCLK rising
0
ns
CDATA Hold
tCDH
From CCLK rising
2 × INTMCLK + 2 (30)2
ns
COUT Delay
tCOD
From CCLK rising
4 × INTMCLK +18 (74)2
ns
I2C PORT (AD1941)
SCL Clock Frequency
fSCL
400
kHz
SCL Low
tSCLL
1.3
μs
SCL High
tSCLH
0.6
μs
Setup Time (Start Condition)
tSCS
Relevent for repeated start
condition
0.6
μs
Hold Time (Start Condition)
tSCH
First clock generated after
this period
0.6
μs
Setup Time (Stop Condition)
tSSH
0.6
μs
Data Setup Time
tDS
100
ns
SDA and SCL Rise Time
tSR
300
ns
SDA and SCL Fall Time
tSF
300
ns
Bus-Free Time
tBFT
Between stop and start
1.3
μs
1 All timing specifications are given for the default (I2S) states of the serial input control port and the serial output control ports. See Table 37.
2 These specifications are based on the internal master clock period in a specific application. In normal operation, the master clock runs at 1,536 × fs, so the internal
master clock at fs = 48 kHz has a 14 ns period. The values in parentheses are the timing values for fs = 48 kHz.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 6278128-6 | MT-RJ/MT-RJ 6M1 C/A |
| 1-1906054-0 | CA 2MM OFNR 62.5/125,LC SEC GRE |
| M3DRK-1006J | IDC CABLE - MKR10K/MC10G/MPR10K |
| VE-20J-EX | CONVERTER MOD DC/DC 36V 75W |
| RNF-100-1-GY-SP | HEAT SHRINK TUBING |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD1940EB | 制造商:Analog Devices 功能描述:DEV TOOLS, SIGMADSPTM MULTICH 28BIT AUD PROCESSOR - Bulk |
| EVAL-AD1940MINIB | 制造商:Analog Devices 功能描述:SIGMADSP EVAL BD - Bulk 制造商:Rochester Electronics LLC 功能描述: |
| EVAL-AD1940MINIBZ | 功能描述:BOARD EVAL AD1940 MINI SIGMADSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| EVAL-AD1941EB | 制造商:Analog Devices 功能描述:EVAL BD SIGMADSPMULTICHANAUDIO PROCESSOR - Bulk |
| EVAL-AD1953EB | 制造商:Analog Devices 功能描述:EVAL BRD FOR 3 CH 24 BIT SIG-PROCESS DAC - Bulk 制造商:Analog Devices 功能描述:EVALUATION KIT ((NS)) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。