Table of Contents
MC68HC908AT32
—
Rev. 2.0
General Release Specification
MOTOROLA
Table of Contents
25
L
G
R
Section 28. Byte Data Link
Controller–Digital (BDLC–D)
28.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .517
28.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .519
28.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .519
28.4
28.4.1
28.4.1.1
28.4.1.2
28.4.1.3
28.4.1.4
28.4.1.5
28.4.1.6
28.4.1.7
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .520
BDLC Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . .522
Power Off Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .522
Reset Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
Run Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
BDLC Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
BDLC Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .524
Digital Loopback Mode. . . . . . . . . . . . . . . . . . . . . . . . . .524
Analog Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . .524
28.5
28.5.1
28.5.1.1
28.5.1.2
28.5.2
28.5.3
28.5.4
28.5.5
BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .525
Rx Digital Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .526
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .526
Performance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .527
J1850 Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . .528
J1850 VPW Symbols. . . . . . . . . . . . . . . . . . . . . . . . . . . . .531
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . .534
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . .538
28.6
28.6.1
28.6.2
28.6.3
28.6.4
28.6.5
28.6.5.1
28.6.5.2
28.6.5.3
28.6.5.4
28.6.5.5
BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .540
Protocol Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . .541
Rx and Tx Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . .541
Rx and Tx Shadow Registers . . . . . . . . . . . . . . . . . . . . . .542
Digital Loopback Multiplexer . . . . . . . . . . . . . . . . . . . . . . .542
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .542
4X Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .542
Receiving a Message in Block Mode. . . . . . . . . . . . . . .543
Transmitting a Message in Block Mode. . . . . . . . . . . . .543
J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .543
Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .545
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.