Table of Contents
MC68HC908AT32
—
Rev. 2.0
General Release Specification
MOTOROLA
Table of Contents
7
L
G
R
5.4.3
5.4.4
5.4.5
5.4.6
5.4.7
5.4.8
EEPROM Block Protection . . . . . . . . . . . . . . . . . . . . . . . . .90
EEPROM Redundant Mode . . . . . . . . . . . . . . . . . . . . . . . .90
MCU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
MC68HC908AT32 EEPROM Security . . . . . . . . . . . . . . . .91
EEPROM Control Register . . . . . . . . . . . . . . . . . . . . . . . . .92
EEPROM Nonvolatile Register
and EEPROM Array Configuration Register . . . . . . . . .94
Low-Power Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
5.4.9
5.4.9.1
5.4.9.2
Section 6. Central Processor Unit (CPU)
6.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
6.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
6.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.4.5
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Index Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Stack Pointer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
Program Counter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
Condition Code Register. . . . . . . . . . . . . . . . . . . . . . . . . .102
6.5
Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . .104
6.6
6.6.1
6.6.2
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
6.7
CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . .105
6.8
Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
6.9
Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.