- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17028 > HW-V5-PCIE2-UNI-G (Xilinx Inc)KIT DEV PCIEXPRESS GTX VIRTEX5 PDF資料下載
參數(shù)資料
| 型號(hào)： | HW-V5-PCIE2-UNI-G |
| 廠商： | Xilinx Inc |
| 文件頁(yè)數(shù)： | 2/91頁(yè) |
| 文件大小： | 0K |
| 描述： | KIT DEV PCIEXPRESS GTX VIRTEX5 |
| 產(chǎn)品培訓(xùn)模塊： | PCI Express and Virtex® -5 FPGAs |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Virtex® -5 |
| 類型： | FPGA |
| 適用于相關(guān)產(chǎn)品： | Virtex?-5 FPGA |
| 所含物品： | 板，CD |
第1頁(yè)當(dāng)前第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
10
Table 13: Processor Block MIB Switching Characteristics
Clock Name
Description
Reference Clock
Speed Grade
Units
-3
-2
-1
Clock-to-out and setup relative to clock
TCK_CONTROL
CPMMCCLK
1.146
1.247
1.463
ps
TCK_ADDRESS
CPMMCCLK
1.017
1.136
1.38
ps
TCK_DATA
CPMMCCLK
1.076
1.172
1.38
ps
TCONTROL_CK
CPMMCCLK
0.736
0.844
0.941
ps
TDATA_CK
CPMMCCLK
0.834
0.95
1.058
ps
Table 14: Processor Block PLBM Switching Characteristics
Clock Name
Description
Reference Clock
Speed Grade
Units
-3
-2
-1
Clock-to-out and setup relative to clock
TCK_CONTROL
CPMPPCMPLBCLK
0.971
1.095
1.354
ps
TCK_ADDRESS
CPMPPCMPLBCLK
1.215
1.372
1.673
ps
TCK_DATA
CPMPPCMPLBCLK
1.115
1.257
1.535
ps
TCONTROL_CK
CPMPPCMPLBCLK
1.7
1.79
1.86
ps
TDATA_CK
CPMPPCMPLBCLK
0.774
0.914
1.059
ps
Table 15: Processor Block PLBS0 Switching Characteristics
Clock Name
Description
Reference Clock
Speed Grade
Units
-3
-2
-1
Clock-to-out and setup relative to clock
TCK_CONTROL
CPMPPCS0PLBCLK
1.063
1.196
1.462
ps
TCK_DATA
CPMPPCS0PLBCLK
1.052
1.189
1.461
ps
TCONTROL_CK
CPMPPCS0PLBCLK
1.307
1.545
1.836
ps
TADDRESS_CK
CPMPPCS0PLBCLK
1.253
1.492
1.787
ps
TDATA_CK
CPMPPCS0PLBCLK
0.825
0.971
1.124
ps
Table 16: Processor Block PLBS1 Switching Characteristics
Clock Name
Description
Reference Clock
Speed Grade
Units
-3
-2
-1
Clock-to-out and setup relative to clock
TCK_CONTROL
CPMPPCS1PLBCLK
1.083
1.234
1.525
ps
TCK_DATA
CPMPPCS1PLBCLK
1.146
1.298
1.615
ps
TCONTROL_CK
CPMPPCS1PLBCLK
1.335
1.596
1.921
ps
TADDRESS_CK
CPMPPCS1PLBCLK
1.328
1.568
1.864
ps
TDATA_CK
CPMPPCS1PLBCLK
0.821
0.969
1.127
ps
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CORE1553-SA | HARDWARE FOR IP CORE1553 |
| EBA28DRMS | CONN EDGECARD 56POS .125 SQ WW |
| AMM03DSEN | CONN EDGECARD 6POS .156 EYELET |
| VE-B50-EY | CONVERTER MOD DC/DC 5V 50W |
| STD17W-G | WIRE & CABLE MARKERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HW-VID-KIT | 功能描述:可編程邏輯 IC 開發(fā)工具 Lattice Video Interface Kit RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評(píng)估:5CEFA7F3 接口類型: 工作電源電壓: |
| HW-VL1 | 制造商:IDEC CORPORATION 功能描述:BARRIER |
| HW-VL2 | 制造商:IDEC Corporation 功能描述:COVER;HW FNGR SAFE CONTAC CVR 制造商:IDEC CORPORATION 功能描述:HW FNGR SAFE CONTAC CVR |
| HW-VL3 | 制造商:IDEC Corporation 功能描述: 制造商:IDEC Corporation 功能描述:Replacs TW-VL3 FNGR SAF |
| HWW-X030T-10015Z-H1 | 制造商:P-TEC 制造商全稱:P-tec Corporation 功能描述:X30T RGB LED Wall Washers |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。