- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385426 > HY5DU283222AF-2 (HYNIX SEMICONDUCTOR INC) 128M(4Mx32) GDDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU283222AF-2 |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 128M(4Mx32) GDDR SDRAM |
| 中文描述： | 4M X 32 DDR DRAM, 0.45 ns, PBGA144 |
| 封裝： | 12 X 12 MM, 0.80 MM PITCH, FBGA-144 |
| 文件頁數(shù)： | 27/32頁 |
| 文件大小： | 355K |
| 代理商： | HY5DU283222AF-2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁
Rev. 0.7 / Jun. 2004
27
HY5DU283222AF
AC CHARACTERISTICS - I (continue)
Parameter
Symbol
28
33
36
4
5
Unit
Note
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Row Cycle Time
t
RC
16
-
14
-
14
-
13
-
10
-
CK
Auto Refresh Row Cycle
Time
t
RFC
17
-
17
-
16
-
15
-
12
-
CK
Row Active Time
t
RAS
10
100K
9
100K
9
100K
8
100K
7
100K
CK
Row Address to Column
Address Delay for Read
t
RCDRD
5
-
5
-
5
-
5
-
4
-
CK
Row Address to Column
Address Delay for Write
t
RCDWR
2
-
2
-
2
-
2
-
2
-
CK
Row Active to Row Active
Delay
t
RRD
4
-
3
-
3
-
3
-
2
-
CK
Column Address to
Column Address Delay
t
CCD
1
-
1
-
1
-
1
-
1
-
CK
Row Precharge Time
t
RP
5
-
5
-
5
-
5
-
4
-
CK
Write Recovery Time
t
WR
3
-
3
-
3
-
3
-
2
-
CK
Last Data-In to Read
Command
t
DRL
2
-
2
-
2
-
2
-
2
-
CK
Auto Precharge Write
Recovery + Precharge
Time
t
DAL
8
-
8
-
8
-
7
-
6
-
CK
System Clock
Cycle Time
CL=5
t
CK
-
-
-
-
-
-
-
-
-
-
ns
CL=4
2.8
6
3.3
10
3.6
10
4
10
-
-
ns
CL=3
-
-
4.5
10
4.5
10
4.5
10
5
10
ns
Clock High Level Width
t
CH
0.45
0.55
0.45
0.55
0.45
0.55
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
t
CL
0.45
0.55
0.45
0.55
0.45
0.55
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock
edge Skew
t
AC
-0.6
0.6
-0.6
0.6
-0.6
0.6
-0.6
0.6
-0.6
0.6
ns
DQS-Out edge to Clock
edge Skew
t
DQSCK
-0.6
0.6
-0.6
0.6
-0.6
0.6
-0.6
0.6
-0.6
0.6
ns
DQS-Out edge to Data-
Out edge Skew
t
DQSQ
-
0.35
-
0.35
-
0.4
-
0.4
-
0.4
ns
Data-Out hold time from
DQS
t
QH
tHPmin
-tQHS
-
tHPmin
-tQHS
-
tHPmin
-tQHS
-
tHPmin
-tQHS
-
tHPmin
-tQHS
-
ns
1,6
Clock Half Period
t
HP
tCH/L
min
-
tCH/L
min
-
tCH/L
min
-
tCH/L
min
-
tCH/L
min
-
ns
1,5
Data Hold Skew Factor
t
QHS
-
0.35
-
0.35
-
0.4
-
0.4
-
0.4
ns
6
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU283222AF-22 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-25 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-28 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-33 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-36 | 128M(4Mx32) GDDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU283222AF-22 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-25 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-28 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-33 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-36 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(4Mx32) GDDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。